Загальна структурна схема реалізації реалізації обробки сигналів на ПЛІС

На рис. 2 представлена структурна схема пристрою, що реалізує алгоритм ШПФ на ПЛІС. Розглянемо призначення кожного блоку. Вхідне ОЗУ використовується для завантаження вихідної послідовності, збереження результатів проміжних обчислень і вивантаження результатів перетворення. Буферне ОЗУ потрібно тільки для збереження результатів проміжних обчислень, у ПЗУ зберігаються значення коефіцієнтів WNr. Застосування двох банків ОЗУ дозволяє сполучити операції читання і запису, а також забезпечити коректність обробки даних. Блок "метелик" виконує обчислювальні дії відповідно до виразу (3), причому число помножувачів у загальному випадку може бути різним - від 1 до 4. Блок керування відповідає за загальну синхронізацію схеми і видачу необхідних сигналів керування.

Рис. 2. Узагальнена структурна схема ШПФ на ПЛІС

Якщо обчислення перетворення відповідно алгоритму ШПФ при N = 256 відбувається за 8 ступенів, то при апаратній реалізації на ПЛІС потрібно додати ще 2 ступені - ступінь завантаження вихідних даних і ступінь вивантаження результатів перетворення. Таким чином, повне перетворення вимагає 10 ступеней:

Ступінь - запис вхідної послідовності у вхідне ОЗУ відповідно до двійкової інверсії номерів. 2 ступінь - перша ступінь перетворення. Дані зчитуються з вхідного ОЗУ, перетворюються і записуються в буферне ОЗУ.