Передача данных с использованием пакетных циклов

Пакетный цикл является основным циклом передачи данных в локальном интерфейсе МП i486 (рис.7.12).

Пакетный цикл начинается, если в первом такте Т2 процессор не активизировал BLAST# (указание о многотактной передаче), и устройство ответило сигналом готовности BRDY#.

Пакетный цикл (4 пакета по 4 байта)®

ТАКТЫ

CLK

ADS#

ADRESS

KEN#

W/R#

RDY#

BRDY#

BLAST#

DATA

Рис.7.12. Пакетный цикл передачи кэш-строчки с одним тактом ожидания перед передачей данных.

В этом случае схема передачи выглядит так: передача адреса, передача до четырех байт данных. Общее число байт данных, передаваемых в пакетном цикле по одному внутреннему запросу процессора, и их адреса должны не выходить за пределы одной строки кэш-памяти.

Пакет содержит один такт ожидания (такт Т2 после такта Т1). Он обусловлен задержками дешифрации адреса и задержками формирования данных (всей строчки) в регистре данных или буфере строк в микросхемах памяти. Считывание следующих данных с регистра (в пределах кэш-строчки) производится без задержек.

В циклах локального интерфейса могут использоваться 5 типов тактов: Ti, Т1, Т2, Тb и Т1b. В обычных циклах такты ТbиТ1b не используются. Их назначение – обслуживание специальных ситуаций. Это:

· Tb – второй и последующий такты прерванных циклов магистрали.

· T1b – первый такт цикла перезапуска микропроцессора. На линиях адреса и состояния достоверные значения, сигнал ADS# активен.

Если рассматривать только организацию передачи данных, то можно ограничиться только тактами: Тi, Т1 и Т2.