![]() |
Главная Случайная страница Контакты | Мы поможем в написании вашей работы! | |
|
Процессор Pentium содержит кэш-память, ориентированную на пакетную передачу строки данных в 32 байта, т.е. в два раза большую по сравнению со строкой данных МП i486. Для сокращения времени передачи шина данных локального интерфейса процессора содержит 64 линии данных. Но это только внешняя шина передачи данных. Ширина обработки данных остается 4 байта (два двойных слова).
Другой особенностью протокола интерфейса процессора Pentium является возможное совмещение пакетной передачи с конвейеризацией адресов. Конвейеризация адресов, как и в интерфейсе МП 386, производится по инициативе периферийного устройства по сигналу запроса следующего адреса NA#.
Пример передачи данных в пакетном режиме и с конвейеризацией передачи адреса представлен на рис.7.14.
Конвейерная передача пакета "а"® | |||||||||||||||||||||||||||
Конвейерная передача пакета "б"® | |||||||||||||||||||||||||||
ТАКТЫ | Тi | Т1 | Т2 | Т2 | Т2 | Т12 | Т1р | Т2 | Т2 | Т12 | Т1р | ||||||||||||||||
CLK | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
ADS# | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
ADRESS | ![]() | ![]() |
![]() | ![]() | ![]() |
![]() | ![]() | ![]() | ![]() | ![]() |
![]() | ||||||||||||||||
CACHE# | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
W/R# | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
KEN# | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
NA# | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
BRDY# | ![]() | ![]() | ![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |
![]() | ![]()
| ||||||||||||||||
DATA | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ![]() | ||||||||||||||||
Рис.7.14 Конвейеризированные пакетные циклы чтения на шине локального интерфейса МП Pentium | |||||||||||||||||||||||||||
Пакетная передача данных производится только при возможности их занесения в кэш-память процессора по сигналу KEN# ( разрешение кэширования данных запрошенной области от контроллера памяти) и запросу NA# (сигнал от контроллера памяти) следующего адреса.
Вопросы для самопроверки:
1.Особенность разрядности шин данных.
2. Решение проблемы согласования разрядности процессора и УВВ.
3. Конвейеризированные пакетные циклы.
Дата публикования: 2014-11-03; Прочитано: 279 | Нарушение авторского права страницы | Мы поможем в написании вашей работы!