Кодировка циклов

В МП i486 возможность динамического изменения ширины шины данных на уровне локального интерфейса обеспечивается при взаимодействии не только с 32-разрядными и с 16-разрядными, но и с 8-разрядными внешними устройствами.

Для взаимодействия с 8-разрядными устройствами локальный интерфейс содержит, кроме линии для передачи сигнала BS16#, дополнительную линию для передачи сигнала BS8# от устройства к процессору.

Активные сигналы на линиях BS8# или BS16# означают, что исполнитель, соответственно, восьми- или шестнадцатиразрядное устройство.

При обнаружении в тактах приема данных любого активного сигнала изменения разрядности шины данных (BS8# или BS16 #) МП автоматически продолжает передачу данных до передачи последнего байта.

Но, в отличие от локального интерфейса МП i80386, в МП i486 повторная передача "не принятых" байт данных производится по тем же секциям данных (в соответствии с их адресами в двойном слове). При этом устройство (память), а не процессор, переключает линии интерфейса для приема данных. Для этого контроллер устройства должен иметь:

· 32 входные линии шины данных,

· коммутатор выбора секций входной шины данных,

· устройство формирования сигналов автоконфигурации шины данных и управления коммутатором (по значениям младших разрядов адреса А1, А0).

Схемы взаимодействия процессора с устройствами памяти представлены на рис. 7.9.

Если устройство 16-разрядное по шине данных, то его контроллер должен содержать коммутатор на два положения с "пословной" коммутацией секций шин данных по отдельным словам и устройств формирования сигналов BS16# и сигнала А1 (значение разряда шины адреса, определяющее адрес данных с точностью до слова) (рис. 7.9 а).

Если устройство 8-разрядное по шине данных, то его контроллер должен содержать коммутатор на четыре положения с побайтной коммутацией секций шины данных и устройств формирования сигналов идентификации позиции коммутатора с формированием сигнала "разрядности данных" BS8# и сигналов А1 и А0 (значение разрядов шины адреса, определяющий адрес данных с точностью до байта) (рис.7.9 б).

Автоконфигурация шины данных при запросе на обращение к шестнадцатиразрядному устройству (рис. 7.9 а)

Процессор начинает цикл передачи в предположении, что адресуемое устройство имеет 32-разрядную шину данных. При наличии внутреннего запроса на передачу двойного слова (4 байта) процессор в такте Т1 выставляет:

· на шине адреса – адрес данных с точностью до двойного слова (сигналы А₃₁ – А₂, сигналы выбора байт BE3# – BE0#,

· на шине данных при записи – байты двойного слова в соответствующих секциях шины данных,

· сигнал использования адреса ADS#.

Контроллер адресуемого устройства по значениям сигналов выбора байт BE3# – BE0# вычисляет значение сигнала А1, переключает коммутатор на передачу слова с младшим адресом (в цикле записи снимает с секций шины данных байты слова, а в цикле чтения выставляет данные на линии секций шины данных памяти), выставляет сигнал BS16# и сигнал окончания передачи слова. По сигналу BS16# повторяет передачу данных по тому же адресу (с точностью до двойного слова), но в повторной передаче коммутатор выбирает другую пару байт, изменяется значение А1 и обращение к памяти производится по адресу слова со старшим адресом. Сигнал BS16# – не выставляется.

Сигнал А1 в основной и повторной передачах используется для обращений к 16-разрядному (по шине данных) устройству памяти.

При обращении к отдельным словам, расположенным в старших или в младших секциях шины данных, передача производится за один цикл. Коммутатор по сигналам выбора байт определяет используемые секции шины, производит позиционирование коммутатора и осуществляет прием или передачу адресованных данных. Так как контроллер устройства имеет возможность принимать данные непосредственно с используемых секций шины данных, дублирование байт в локальном интерфейсе МП i486 не используется.

Автоконфигурация шины данных при запросе на обращение к восьмиразрядному устройству (рис. 7.9 б)

Автоконфигурация шины данныхпри использовании 8‑разрядного устройства отличается тем, что контроллер в каждой передаче по сигналам выбора байт BE3# – BE0 # формирует значения двух сигналов адреса А1и А2для адресации устройства памяти с точностью до байта, отвечает сигналами BS8# (кроме такта передачи последнего байта) и, для организации обращения к каждому байту, использует четыре канала коммутатора. Процессор при каждой передаче выставляет сигналы выбора для всех оставшихся байт и в циклах записи оставляет их всех на соответствующих секциях шины данных.