Диаграммы работы локального интерфейса МП i80386

Это циклы без конвейеризации. Простые циклы содержат минимально два такта (рис. 7.6.).

При работе в неконвейерном режиме в первой фазе такта Т1 процессор выдает на шины интерфейса адрес и сигналы определения типа цикла (на рис.1 указано только значение сигнала W/R), и одновременно устанавливается активный уровень строба адреса (ADS#), означающий начало цикла. Во время выполнения цикла чтения МП переключает шину данных таким образом, чтобы принять данные от адресованного внешнего устройства в следующем такте.

В цикле записи МП устанавливает данные во второй фазе состояния Т1 и удерживает их в первой фазе следующего такта.

Следующим тактом после Т1 всегда является такт продолжения и завершения цикла (Т2). В такте Т2 процессор сохраняет значение адреса и значение сигнала операции W/R#, переводит в неактивное (единичное) состояние сигнал ADS#, в цикле записи (W/R# = 1) сохраняет значение данных.

В такте Т2 процессор проверяет активность сигналов внутреннего запроса цикла Z, запроса следующего адреса NA# (проверка возможности перехода на конвейерный цикл) и сигнала окончания цикла READY#.

Чт

При неактивном сигнале запроса нового адреса NA# такт Т2 повторяется, пока неактивен сигнал окончания цикла READY#.

При активизации сигнала окончания цикла (READY# =0) или начинается новый цикл передачи (с такта Т1) при активном сигнале внутреннего запроса, или формируется холостой такт Ti при отсутствии сигнала внутреннего запроса Z на цикл.

Таким образом, простой цикл (без ожиданий) длится два такта. Предполагается, что МП i80386 будет использовать системы памяти, обеспечивающие длительность циклов не более 3-х тактов.