Теоретичні відомості. У даний час відома велика кількість різних типів тригерів, що виготовляються у вигляді інтегральних мікросхем

(література: 1, c. 96-110; 2, с. 85-112; 3, с. 170-174; 4, с. 590-595)

У даний час відома велика кількість різних типів тригерів, що виготовляються у вигляді інтегральних мікросхем. Як правило, це універсальні sid2427501 тригери, тобто тригери, що суміщають в собі функціональні можливості декількох простіших видів тригерів (наприклад: RS- і D- тригерів, RS- і JK- тригерів і т.д.). Так, наприклад, тригер, зображений на рисунку 5.1, поєднує в собі можливості RS- і D- тригерів.

Рисунок 5.1 - D-тригер з додатковими прямими входами RS-тригера і потенційним входом синхронізації

Запис інформації в D-тригер проводиться по входу D. Для визначення моментів запису інформації на вхід С подаються імпульси синхронізації.

Вхід синхронізації С може бути як потенційним (рис. 5.1), так і динамічним (рис. 5.2).

Рисунок 5.2 - D-тригер з додатковими інверсними входами RS-тригера і динамічним входом синхронізації

Особливості роботи тригерів з потенційним і динамічним входом синхронізації С відображені на часових діаграмах (рис.5.3.а і рис.5.3.б відповідно).

Рисунок 5.3 - Часові діаграми роботи D-тригера з потенційним (а) і динамічним (б) входом синхронізації С

Як випливає з рисунку 5.3.а, запис інформації у тригер з потенційним входом синхронізації (рис. 5.1) відбувається за наявності на вході С рівня логічної “1”. При цьому зміна стану тригера пов'язана з надходженням сигналів на вхід D.

Як випливає з рисунку 5.3.б, в динамічному тригері (рис.5.2) запис інформації відбувається по позитивному фронту сигналу на вході С (перехід із стану “0” в стан “1”). Існує тип тригерів, у яких запис інформації здійснюється по негативному фронту сигналу на вході С (перехід із стану “1” в стан “0”).

Крім входу D і С, розглянуті тригери мають вхід установки “0” (R - вхід) і вхід установки “1” (S - вхід).

Для управління роботою тригера можуть використовуватися управляючі сигнали різних рівнів. Так, вищезгаданий тригер (рис. 5.1) спрацьовує при подачі на входи S і R сигналів логічної “1” (прямі входи). При управлінні сигналом логічного нуля “0” вводиться спеціальне позначення інверсного входу мікросхем (рис.5.2). Відповідно, цей тригер (рис. 5.1) спрацьовує при подачі на входи S і R сигналів логічної “0” (інверсніі входи).

Роботу тригера, як і інших логічних пристроїв, можна описати за допомогою таблиці істинності. Таблиця істинності тригера з потенційним входом (рис.5.1) має вигляд, представлений нижче (табл.5.1).

Таблиця 5.1

S	R	D	С	Qn	Режим роботи
					Зберігання інформації
		х х х		?	Установка “1” Установка “0” Заборонена комбінація Запис “1” Запис “0” Див. в тексті п.2.4.4

Примітка: Позначка «х» в таблиці істинності означає, що сигнал може бути довільним (“0” або “1”), оскільки його значення за зазначених у відповідному рядку таблиці умов не впливає на характер спрацьовування тригера.

Режим “зберігання інформації” означає, що тригер знаходиться в стані, відповідному попередньому такту роботи (управляючі сигнали, що призводять до зміни стану тригера, відсутні).

У режимі “Установка “1” і “Установка “0” універсальний тригер функціонує як стандартний RS-тригер. Комбінація вхідних сигналів R = S = 1 є забороненою, оскільки при цьому обидва виходи тригера встановлюються в один стан , що суперечить нормальній роботі логічного пристрою.

У режимі “Запис “0” і “Запис “1” універсальний тригер функціонує як стандартний D-триггер.

Останній рядок в таблиці 5.1 ілюструє ситуацію, коли, з одного боку, проводиться запис “0” по входу D, а з другого боку - установка “1” по входу S. В цьому і подібних випадках тригер підкоряється сигналам на настановних входах R і S.

Якщо тригер має динамічний вхід синхронізації С (як це показано на рис. 5.2), то в таблиці істинності для позитивного і негативного фронту вводяться спеціальні позначення (“↑” або “ é” для позитивного і “ ↓ ” або “ ë” для негативного фронту відповідно).

Особливістю тригерів як елементів цифрової схемотехніки є можливість реалізації схем включення тригерів одного типу для їх застосування в якості тригерів іншого типу. Найбільша кількість альтернативних варіантів включення передбачена для J-K тригерів, через що їх також називають універсальними тригерами. На рисунках 5.4-5.7 наведені деякі типові альтернативні схеми включення J-K тригерів.

Рисунок 5.4 – Схема включення універсального J-K тригера в якості синхронного R-S-тригера

Рисунок 5.5 – Схема включення універсального J-K тригера в якості синхронного D-тригера

Рисунок 5.6 – Схема включення універсального J-K тригера в якості асинхронного Т-тригера

Рисунок 5.7 – Схема включення універсального J-K тригера в якості синхронного Т-тригера

Завдання 5.1.

На базі стандартних елементів мікросхем ТТЛ і ТТЛШ логіки розробити тригер із заданими характеристиками. Змакетувати спроектований тригер на навчальному стенді і провести дослідження реалізованої схеми. Навести таблицю переходів (істинності) спроектованого тригера та часові діаграми його роботи.

Завдання 5.2.

Розробити схему включення стандартних елементів мікросхем тригерів ТТЛ і ТТЛШ логіки в якості тригера. На навчальному стенді реалізувати схему альтернативного включення тригера і провести її дослідження. Навести таблицю переходів (істинності) спроектованого тригера та часові діаграми його роботи.