Студопедия.Орг Главная | Случайная страница | Контакты | Мы поможем в написании вашей работы!  
 

Багаторозрядні суматори



За способом обробки багаторозрядних операндів суматори діляться на паралельні, послідовні та паралельно-послідовні.

В послідовному суматорі додавання починається з молодших розрядів. Додавання двох n-розрядних чисел виконується порозрядно за n циклів із затримкою між циклами, необхідною для гарантованого спрацьовування схеми. Така схема є найпростішою з апаратної точки зору, але забезпечує мінімальну швидкодію і тому не набула розповсюдження. Паралельно-послідовні суматори є комбінованим варіантом, що поєднує в собі принципи будови послідовних і паралельних суматорів, і займає проміжне місце між зазначеними схемами за показниками апаратної складності і швидкодії (див. матеріал лекцій).

Серед багаторозрядних суматорів паралельні суматори є найбільш швидкодіючими, але, одночасно, потребують і найбільших апаратних витрат. В паралельному суматорі всі n розрядів операндів одночасно вступають в операцію додавання, що забезпечується використанням n однорозрядних суматорів.

Найпростішою є схема побудови паралельного суматора, в якій секції з’єднуються за ланками переносів послідовно (рисунок 4.2), тобто, вихід переносу попередньої секції (молодшої) з’єднується з входом переносу наступної секції (старшої). Така схема організації переносів між секціями
багаторозрядних паралельних суматорів отримала назву послідовної.

Рисунок 4.2 - Паралельний суматор з послідовним переносом

Така схема може виконати операцію додавання за 1 такт, який дорівнює:

T = n×tз.SM; (4.31)

де n – розрядність паралельного суматора; tз.SM – тривалість затримки розповсюдження сигналу переносу на однорозрядній секції суматора.

Такт роботи такого багаторозрядного суматора повинен бути більшим за час проходження сигналу по всьому ланцюгу переносу.

При великій кількості розрядів тривалість операції додавання буде досить великою. Тому збільшення швидкодії паралельного суматора можна досягнути шляхом використання схеми паралельного (прискореного) переносу. Паралельний суматор з прискореним переносом (рисунок 4.3) не використовує розрядів переносу однорозрядних вентилів.

Перенос формується як функція від вхідних значень.

 
 

Рисунок 4.3 - Паралельний суматор з схемою паралельного переносу

Для виведення функцій переносу та сум введемо змінні:

(4.32)

(4.33)

Звідси

, (4.34)

(4.35)

За формулою 4.35 можна скласти систему рівнянь, для визначення значень переносів для окремих розрядів паралельного суматора:

(4.36)

Для зменшення кількості змінних в функціях переносів підставимо до функції Р1 функцію переносу Р0. Отриману функцію Р1, в свою чергу, підставимо до функції Р2 і так далі. Розкривши після підстановки всі дужки, отримаємо систему рівнянь, в якій значення будь якого переносу буде залежати, крім значень Gi і Hi, лише від вхідного переносу Р:

(4.37)

Підставимо в систему (4.11) значення функцій і (з формул 4.32 і 4.33 відповідно):

(4.38)

Система рівнянь (4.38) описує паралельну схему прискореного переносу. ЇЇ аналіз показує, що тривалість операції формування переносу в старший розряд не залежить від кількості розрядів суматора, а визначається затримкою сигналу в трьох рівнях логічних елементів: рівень елементів додавання за модулем 2, рівень елементів логічного множення і рівень елементів логічного додавання (рисунок 4.4).

Рисунок 4.4 - Схема прискореного формування переносу для сигналу Р0

Складність схеми прискореного переносу швидко зростає із збільшенням розрядності суматора. Тому реальні схеми прискореного переносу будуються для суматорів з розрядністю 2, 4 та 8. Подальше збільшення розрядності швидкісних суматорів досягається шляхом їх секціонування. В середині секції переноси організовуються по паралельній схемі, а міжсекційний перенос – по послідовній або паралельній.

Завдання 4.1.

На базі стандартних елементів мікросхем ТТЛ і ТТЛШ логіки розробити однорозрядний суматор. Вимоги до проектованого пристрою наведено в таблиці 4.1.

Завдання 4.2.

На базі стандартних елементів мікросхем ТТЛ і ТТЛШ логіки розробити багаторозрядний паралельний суматор. Вимоги до проектованого пристрою наведено в таблиці 4.1.

Таблиця 4.1.





Дата публикования: 2015-04-07; Прочитано: 2704 | Нарушение авторского права страницы | Мы поможем в написании вашей работы!



studopedia.org - Студопедия.Орг - 2014-2024 год. Студопедия не является автором материалов, которые размещены. Но предоставляет возможность бесплатного использования (0.006 с)...