Базова структура нейрокомп’ютера на основі ПОС

Зупинимося на особливостях апаратної реалізації нейрообчислювача (НО) (див. рис.5) з можливістю паралельної обробки, що реалізують елементи нейромережі.

Рис.5. Базова (узагальнена) функціональна схема віртуального НО.

В основі побудови НО лежить використання сигнальних процесорів, об'єднаних між собою відповідно до визначеної архітектури, що забезпечує паралельність виконання обчислювальних операцій. Як правило, такі НО будуються на основі гнучкої модульної архітектури, що забезпечує простоту конфігурації системи і нарощуваність обчислювальної потужності шляхом збільшення числа процесорних модулів чи застосування більш продуктивних сигнальних процесорів. НО даного типу реалізуються в основному на базі несучих модулів стандартів ІSA, PCІ, VME. Основними їхніми функціональними елементами є модуль матричних сигнальних процесорів (МСП), робоча пам'ять, пам'ять програм, модуль забезпечення вводу/виводу сигналів (включаючи АЦП, ЦАП і TTL лінії), а також модуль керування, що може бути реалізований на основі спеціалізованого керуючого сигнального процесора (КП), на основі ПЛІС чи мати розподілену структуру, при якій функції загального керування розподілені між МСП.