Типовые комбинационные цифровые устройства

Рисунок 2.1 – Логическая схема, поясняющая механизм возникновения статического риска в КЦУ (а) и временные диаграммы ее работы (б, в и г)

Рисунок 2.2 – Условное графическое обозначение двоичного дешифратора со входом разрешения

Таблица 2.1 – Таблица истинности двоичного дешифратора

Логические аргументы	Логические функции
	x1	x2	y0	y1	y2	y3
	x	x
Примечание – Знаком «x» обозначен произвольный сигнал (0 или 1).

Рисунок 2.3 – Логическая схема двоичного дешифратора со входом разрешения

Рисунок 2.4 – Упрощенная логическая схема двухступенчатого дешифратора при n = 4

Рисунок 2.5 – Схема наращивания разрядности двоичного дешифратора

Рисунок 2.6 – Условное графическое обозначение двоичного шифратора

Таблица 2.2 – Таблица истинности двоичного шифратора

Логические аргументы	Логические функции
y0	y1	y2	y3	x1	x2

Рисунок 2.7 – Логическая схема двоичного шифратора

Рисунок 2.8 – Условное графическое обозначение микросхемы приоритетного шифратора К555ИВ1

Рисунок 2.9 – Условное графическое обозначение преобразователя кода 8421 в код с избытком 3

Таблица 2.3 – Таблица истинности преобразователя кода 8421 в код 2421

Логические аргументы	Промежуточная переменная	Логические функции
x3	x2	x1	x0	zi	y3	y2	y1	y0
				z0
				z1
				z2
				z3
				z4
				z5
				z6
				z7
				z8
				z9

Рисунок 2.10 – Карты Карно для преобразователя кода 8421 в код с избытком 3

Рисунок 2.11 – Логическая схема ПК 8421 в код с избытком 3 в основном базисе

Рисунок 2.12 – Преобразователь кода с частично регулярной структурой

Рисунок 2.13 – Преобразователь кода на основе ПЗУ

Рисунок 2.14 – Условное графическое обозначение одноразрядного мультиплексора для m = 4

Таблица 2.4 – Таблица истинности одноразрядного мультиплексора для m = 4

Логические аргументы	Логическая функция
x0	x1	x2	x3	а1	а0	y
	x x	x x	x x
x x		x x	x x
x x	x x		x x
x x	x x	x x

Рисунок 2.15 – Одноразрядный мультиплексор для m=4. Логическая схема неструктурированная (а) и структурированная (б)