Краткие теоретические сведения. Регистры–цифровые устройства с последовательным или параллельным доступом, предназначенное для хранения разрядных чисел и выполнения преобразования над

7.1 Регистры.

Регистры – цифровые устройства с последовательным или параллельным доступом, предназначенное для хранения разрядных чисел и выполнения преобразования над ними.

Регистр представляет собой упорядоченную последовательность D, T, JK или RS триггеров, число которых соответствует требуемому числу разрядов. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.

Регистры можно классифицировать на хранения и сдвига. Сдвигающие регистры по действию с числами можно разделить два вида по способу загрузки/выгрузки данных (параллельные, последовательные и комбинированные) и по направлению передачи данных (однонаправленные и реверсивные).

Регистры с параллельной (статической) загрузкой/выгрузкой позволяют одновременную запись/считывание данных со всех входов/выходов. В параллельных регистрах триггера разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример реализации четырёх битного регистра представлен на рисунке 7.1.

Рисунок 7.1 – Параллельный регистр хранения данных.

Последовательные в свою очередь позволяют обращение только к входному или выходному триггеру. Данные записываясь в входной триггер, последовательно и перезаписываются в последующие триггеры с поступлением единицы разрешения тактового сигнала. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо «слово» сдвигается при поступлении синхросигнала. Пример одноактного сдвигающего регистра представлен на рисунке 7.2, диаграмма поясняющая работу регистра представлена на рисунке 7.3. В сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.

Рисунок 7.2 – Последовательный регистр хранения данных

Рисунок 7.3 – Временная диаграмма, иллюстрирующая процесс записи информации в последовательный регистр хранения данных

Комбинационные позволяют в зависимости от задачи использовать различный тип записи: различают регистры с последовательным вводом и выводом, параллельным вводом и выводом, параллельным вводом и последовательным выводом, а также с последовательным вводом и параллельным выводом. На рисунке 7.4 представлен пример 16 разрядного сдвигающего регистра, с параллельным выводом данных.

Рисунок 7.4 – Шестнадцати разрядный сдвигающий регистр, с параллельным выводом данных.

В современных микропроцессорных системах, основное назначения регистров можно разбить на следующие группы:

1) аккумулирующие — используется для хранения промежуточных результатов арифметических и логических операций и инструкций ввода-вывода;

2) флаговые — хранят признаки результатов арифметических и логических операций;

3) общего назначения — хранят операнды арифметических и логических выражений, индексы и адреса;

4) индексные — хранят индексы исходных и целевых элементов массива;

5) указательные — хранят указатели на специальные области памяти (указатель текущей операции, указатель базы, указатель стэка);

6) сегментные — хранят адреса и селекторы сегментов памяти;

7) управляющие — хранят информацию, управляющую состоянием процессора, а также адреса системных таблиц.

7.2 Счётчики импульсов.

Счётчики импульсов – комбинационное цифровое устройство, осуществляющий счет поступающих на его вход импульсов. Результат счета формируется счетчиком в заданном коде. Простейшим одноразрядным счетчиком импульсов является JK-триггер, T-триггер или D-триггер, работающий в счетном режиме. Количество импульсов, которое может подсчитать устройство, определяется выражением , где - число триггеров в счётчике. Один триггер считает до одного, два последовательно соединенных триггера считают до трех, триггеров - до импульсов. Работа основана на счёте входные импульсы по модулю 2 - каждый импульс переключает триггер в противоположное состояние. Результат счета может храниться в памяти счетчика или быть считанным другим устройством цифровой техники.

По логике действия и функциональному назначению счетчики импульсов подразделяют на цифровые счетчики и счетчики-делители. Первые обычно называют просто счетчиками, а вторые - делителями. Счетчики так же бывают суммирующие, когда счет идет на увеличение, и вычитающие - счет на уменьшение. Если счетчик может переключаться в процессе работы с суммирования на вычитание и наоборот, то он называется реверсивным.

На рисунке 7.5 приведён пример счётчика импульса и графики поясняющие работу устройства.

Рисунок 7.5 - Схема счетчика с последовательным переносом на Т-триггерах и графики, поясняющие принцип его работы

Изучая графики, нетрудно заметить, что каждый старший разряд счетчика отличается от младшего удвоенным числом импульсов счета. Так, период импульсов на выходе первого триггера в 2 раза больше периода входных импульсов, на выходе второго триггера - в 4 раза, на выходе третьего триггера - в 8 раз. Для пояснения работы устройства, примем в качестве исходного состояния нулевой уровень на всех выходах триггеров (Q₀ - Q₂), т. е. цифровой код 000. При этом старшим разрядом является выход Q₂. Для перевода всех триггеров в режим работы входы R триггеров объединены и на них подается необходимый уровень напряжения. На счётный вход поступают импульсы, которые увеличивают цифровой код на единицу, т.е. после прихода первого импульса первый триггер переключается в состояние 1 (код 100), после прихода второго импульса второй триггер переключается в состояние 1, а первый - в состояние 0 (код 010), потом третий и т. д. В результате подобное устройство может досчитать до 7 (код 111), поскольку 2³ - 1 = 7. Когда на всех выходах триггеров установились единицы, говорят, что счетчик переполнен. После прихода следующего импульса счетчик обнулится и начнется все с начала. На графиках изменение состояний триггеров происходит с некоторой задержкой t. На третьем разряде задержка уже утроенная. Увеличивающаяся с увеличением числа разрядов задержка является недостатком счетчиков с последовательным переносом, что, несмотря на простоту, ограничивает их применение в устройствах с небольшим числом разрядов.

На рисунке 7.6 приведён пример счётчика с параллельным переносом. Такие счётчики используются для повышения быстродействия, для этого применяют способ одновременного формирования сигнала переноса для всех разрядов. Достигается это введением элементов «И», через которые счётные импульсы поступают сразу на входы всех разрядов счетчика.

Рисунок 7.6 - Счетчик с параллельным переносом и графики, поясняющие его работу

На вход первого триггера поступают счётные импульсы, принцип работы которого аналогичен работе схемы представленной на рисунке 7.5. На вход второго триггера тактовый импульс пройдет только тогда, когда на выходе первого триггера будет уровень логической единицы, а на вход третьего - когда на выходах первых двух будет единичный уровень и т. д. Задержка срабатывания на третьем триггере такая же, как и на первом. Такой счетчик называется счетчиком с параллельным переносом. Как видно из схемы, с увеличением числа разрядов увеличивается число логических элементов «И», причем чем выше разряд, тем больше входов у элемента. Это является недостатком таких счетчиков.

Описанные выше счетчики однонаправленные и считают на увеличение, однако на практике часто необходимо менять направление счета в процессе работы. Счетчики, которые в процессе работы могут менять направление счета называются реверсивными. Пример реверсивного счётчика приведён на рисунке 7.7

Рисунок 7.7 - Реверсивный счетчик

Для счетных импульсов предусмотрены два входа: "Логическая единица/ноль" – верхний вход необходим для увеличение, нижний для уменьшение. Логическая схема является двухпозиционным переключателем, управляемым прямым или инверсным выходом предыдущего триггера. При логической единице на прямом выходе счетчик отсчитывает импульсы с верхней шины "Логическая единица/ноль" (если они, конечно, поступает), при логической единице на инверсном выходе - с нижней шины "Логическая единица/ноль". Выходные элементы «И» формируют сигналы переноса. На выходе >7 сигнал формируется при коде 111 и наличии тактового импульса на верхней шине "Логическая единица/ноль", на выходе <0 сигнал формируется при коде 000 и наличии тактового импульса на нижней шине "Логическая единица/ноль".

Счетчики-делители, считают входные импульсы до некоторого задаваемого коэффициентом счета состояния, а затем формируют сигнал сброса триггеров в нулевое состояние. После сброса счет входных импульсов до заданного коэффициента начинается заново.

Пример графического обозначения устройства счёта импульсов приведён на рисунке 7.8.

Рисунок 7.8 Четырехразрядный двоичный счетчик

Маркировка СТ2 означает, что счетчик является двоичным, если он десятичный, то ставится СТ10, если двоично-десятичный - СТ2/10. Входы D0 - D3 называются информационными входами и служат для записи в счетчик какого-либо двоичного состояния. Это состояние отобразится на его выходах и от него будет производится начало отсчета. Другими словами, это входы предварительной установки. Вход V служит для разрешения записи кода по входам D0 - D3. Этот вход может обозначаться и другими буквами. Предварительная запись в счетчик производится при подаче сигнала разрешения записи в момент прихода импульса на тактовый вход С. Вход R служит для обнуления счетчика, т. е. при подаче импульса на этот вход на всех выходах счетчика устанавливаются логический ноль. Вход PI называется входом переноса. Выход P называется выходом переноса. На этом выходе формируется сигнал при переполнении счетчика (когда на всех выходах устанавливается логическая единица). Этот сигнал можно подать на вход переноса следующего счетчика. Тогда при переполнении первого счетчика второй будет переключаться в следующее состояние. Выходы 1, 2, 4, 8 являются выходами устройства. На них формируется двоичный код, соответствующий числу поступивших на вход счетчика импульсов.

Два объединенных R-входа и четыре раздельных выхода микросхемы позволяют без дополнительных логических элементов строить делители частоты с различными коэффициентами деления - от 2 до 10. Эта особенность схемы позволяет использовать ее и как двоичный счетчик, и как счетчик-делитель.

7.3 Аналого-цифровые и цифро-аналоговых преобразователи.

Аналого-цифровой преобразователь (АЦП, англ. Analog-to-digital converter, ADC) — устройство, преобразующее входной аналоговый сигнал в дискретный код (цифровой сигнал). Обратное преобразование осуществляется при помощи ЦАП (цифро-аналогового преобразователя, DAC).

Некоторые неэлектронные устройства с цифровым выходом, следует также относить к АЦП, например, некоторые типы преобразователей угол-код, также простейшим одноразрядным двоичным АЦП является компаратор.

Одним из самых важных параметров преобразователей является –Разрешение. Разрешение АЦП — минимальное изменение величины аналогового сигнала, которое может быть преобразовано в данные. Данный параметр АЦП — связан с его разрядностью. В случае единичного измерения без учёта шумов разрешение напрямую определяется разрядностью АЦП.

Разрядность АЦП характеризует количество дискретных значений, которые преобразователь может выдать на выходе. В двоичных АЦП разрядность измеряется в битах, в троичных АЦП измеряется в тритах. Например, двоичный 8-ми разрядный АЦП, способен выдать 256 дискретных значений (0…255), поскольку , троичный 8-ми разрядный АЦП, способен выдать 6561 дискретное значение, поскольку .

Разрешение по напряжению равно разности напряжений, соответствующих максимальному и минимальному выходному коду, делённой на количество выходных дискретных значений.

На практике разрешение АЦП ограничено отношением сигнал/шум входного воздействия. При большой интенсивности шумов на входе АЦП различение соседних уровней входного сигнала становится невозможным, то есть ухудшается разрешение. При этом реально достижимое разрешение описывается эффективнойразрядностью (effective number of bits — ENOB), которая меньше, чем реальная разрядность АЦП. При преобразовании зашумлённого сигнала младшие разряды выходного кода практически бесполезны, так как содержат шум. Для достижения заявленной разрядности отношение сигнал/шум входного сигнала должно быть примерно 6 дБ на каждый бит разрядности.

При преобразовании сигналов возникают ошибки. Основными из которых являются: шумы квантования, нелинейность, апертурные погрешности, ошибки в выборе частоты дискретизации и др.

Ошибки квантования являются следствием ограниченного разрешения АЦП. Этот недостаток не может быть устранён ни при каком типе аналого-цифрового преобразования. Абсолютная величина ошибки квантования при каждом отсчёте находится в пределах от нуля до половины минимального разряда квантования.

Как правило, амплитуда входного сигнала много больше, чем минимальный разряд квантования. В этом случае ошибка квантования не коррелирована с сигналом и имеет равномерное распределение. Её среднеквадратическое значение совпадает с среднеквадратичным отклонением распределения, которое равно . В случае 8-битного АЦП это составит 0,113 % от полного диапазона сигнала.

Ошибки связанные с нелинейностью, которые являются следствием физического несовершенства АЦП. Причиной возникновения служит передаточная характеристика отличающаяся от линейной. Ошибки могут быть уменьшены путём автоматической калибровки и юстировки.

Важным параметром, описывающим нелинейность, является интегральная нелинейность (INL) и дифференциальная нелинейность (DNL).

Ошибки связанные с апертурной погрешностью (джиттер), данная погрешность связанна с невозможностью фиксации значений через равные промежутки времени. Пусть мы оцифровываем гармонический сигнал . В идеальном случае отсчёты берутся через равные промежутки времени. Однако в реальности эти моменты подвержены флуктуациям из-за дрожания фронта синхросигнала (clock jitter). Полагая, что неопределённость момента времени взятия отсчёта порядка , получаем, что ошибка, обусловленная этим явлением, может быть оценена как . Из выражения видно, что ошибка относительно невелика на низких частотах, однако на больших частотах она может существенно возрасти.

Можно установить следующие требования к дрожанию фронта сигнала синхронизации , где - разрядность АЦП. В таблице 7.1 приведены значения разрядности АЦП и максимальной рабочей частоте входного сигнала.

Таблица 7.1 – связь максимальной частоты входного сигнала и разрядности АЦП

Разрядность АЦП	Максимальная частота входного сигнала
44,1 кГц	192 кГц	1 МГц	10 МГц	100 МГц
	28,2 нс	6,48 нс	1,24 нс	124 пс	12,4 пс
	7,05 нс	1,62 нс	311 пс	31,1 пс	3,11 пс
	1,76 нс	405 пс	77,7 пс	7,77 пс	777 фс
	441 пс	101 пс	19,4 пс	1,94 пс	194 фс
	110 пс	25,3 пс	4,86 пс	486 фс	48,6 фс
	27,5 пс	6,32 пс	1,21 пс	121 фс	12,1 фс
	430 фс	98,8 фс	19,0 фс	1,9 фс	190 ас

Из таблицы видна связь частоты входного сигнала с разрядностью АЦП. Показано применение АЦП определённой разрядности с учётом ограничений, накладываемых дрожанием фронта синхронизации (clock jitter). Любой высокоскоростной АЦП крайне чувствителен к качеству оцифровывающей тактовой частоты. Любой шум, искажения, или дрожание фазы тактовой частоты смешиваются с полезным сигналом и поступают на цифровой выход.

Аналоговый сигнал является непрерывной функцией времени, в АЦП он преобразуется в последовательность цифровых значений. Следовательно, необходимо определить частоту выборки цифровых значений из аналогового сигнала. Частота, с которой производятся цифровые значения, получила название частота дискретизации АЦП.

Непрерывно меняющийся сигнал с ограниченной спектральной полосой оцифровываются (то есть значения сигнала измеряются через интервал времени T — период дискретизации) и исходный сигнал может быть точно восстановлен из дискретных во времени значений путём интерполяции. Точность восстановления ограничена ошибкой квантования. Однако в соответствии с теоремой Котельникова-Шеннона точное восстановление возможно только если частота дискретизации выше, чем удвоенная максимальная частота в спектре сигнала.

Ошибки, связанные с наложением спектров (алиасинг). Если известно, что входной сигнал меняется достаточно медленно изменяющейся функцией относительно частоты дискретизации, то можно предположить, что промежуточные значения между выборками находятся где-то между значениями этих выборок. Если же входной сигнал меняется быстро, то никаких предположений о промежуточных значениях входного сигнала сделать нельзя и невозможно однозначно восстановить форму исходного сигнала. В таком случае на выходе преобразователя будет присутствовать ложный сигнал. Ложные частотные компоненты сигнала (отсутствующие в спектре исходного сигнала) получили название alias (ложная частота, побочная низкочастотная составляющая). Частота ложных компонент зависит от разницы между частотой сигнала и частотой дискретизации. Например, гармонический сигнал с частотой 2 кГц, дискретизованный с частотой 1.5 кГц был бы воспроизведён как гармоника с частотой 500 Гц. Эта проблема получила название наложение частот (aliasing).

Для предотвращения наложения спектров сигнал, подаваемый на вход АЦП, должен быть пропущен через фильтр нижних частот для подавления спектральных компонент, частота которых превышает половину частоты дискретизации. Этот фильтр получил название anti-aliasing (антиалиасинговый) фильтр, его применение чрезвычайно важно при построении реальных АЦП. Наложение спектров может быть полезным, например при преобразования частоты вниз при оцифровке узкополосного высокочастотного сигнала. Для этого, однако, входные аналоговые каскады АЦП должны иметь значительно более высокие параметры, чем это требуется для стандартного использования АЦП на основной гармонике. Также для этого необходимо обеспечить эффективную фильтрацию внеполосных частот до АЦП, так как после оцифровки, нет никакой возможности идентифицировать и/или отфильтровать большинство из них.

Добавление псевдослучайных сигналов (dither). Улучшение характеристик АЦП за счёт подмешивания псевдослучайного сигнала заключается в добавлении к входному аналоговому сигналу случайного шума (белого шума) небольшой амплитуды. Амплитуда шума, как правило, выбирается на уровне половины минимального разряда квантования. Эффект от такого добавления заключается в том, что состояние минимального разряда, случайным образом переходит между состояниями 0 и 1 при очень малом входном сигнале. Для сигнала с подмешанным шумом вместо простого округления сигнала до ближайшего разряда происходит случайное округление вверх или вниз, причём среднее время, в течение которого сигнал округлён к тому или иному уровню зависит от того, насколько сигнал близок к этому уровню. Таким образом, оцифрованный сигнал содержит информацию об амплитуде сигнала с разрешающей способностью лучше, чем минимальный разряд квантования, то есть происходит увеличение эффективной разрядности АЦП. Негативной стороной методики является увеличение шума в выходном сигнале. Фактически, ошибка квантования размазывается по нескольким соседним отсчётам.

Проблеммы связанные с передискретизацией. Как правило, сигналы оцифровываются с минимально необходимой частотой дискретизации из соображений экономии, при этом шум квантования является белым, то есть его спектральная плотность мощности равномерно распределена во всей полосе. Если же оцифровать сигнал с частотой дискретизации, гораздо большей, чем требуется по теореме Котельникова-Шеннона, а затем подвергнуть цифровой фильтрации для подавления спектра вне частотной полосы исходного сигнала, то отношение сигнал/шум, будет лучше, чем при использовании всей полосы. Передискретизация также может быть использована для смягчения требований к крутизне перехода от полосы пропускания к полосе подавления антиалиасингового фильтра.