Краткие теоретические сведения. Триггер (триггерная система) — один из базовых (основных) элементов цифровой техники

5.1 Триггеры

Триггер (триггерная система) — один из базовых (основных) элементов цифровой техники. Под триггером будем понимать, устройство последовательного типа с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Под действием входных сигналов триггер может переключаться из одного устойчивого состояния в другое. При этом напряжение на его выходе скачкообразно изменяется.

Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде. При двух последовательных переключениях триггера на выходе формируется один импульс, т.е. триггер можно использовать как делитель частоты переключающих сигналов с коэффициентом, равным двум.

При изготовлении триггеров применяются преимущественно полупроводниковые приборы (обычно биполярные и полевые транзисторы), в прошлом — электромагнитные реле, электронные лампы. В настоящее время логические схемы, в том числе с использованием триггеров, создают в интегрированных средах разработки под различные программируемые логические интегральные схемы (ПЛИС). Используются, в основном, в вычислительной технике для организации компонентов вычислительных систем: регистров, счётчиков, процессоров, памяти.

Триггеры можно разделить на две группы: не тактируемые и тактируемые. Не тактируемый (асинхронный) триггер может менять свое состояние переключающими сиг­налами в любое время. Так­тируемый (синхронный) триггер переключается син­хронно с поступлением спе­циального тактирующего импульса. Структурная схема представлена на рисунке 5.1.

По способу представления выходной информации триггеры подразделяются на две большие группы — динамические и статические.

Динамический триггер представляет собой систему, одно из состояний которой (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое — отсутствием выходных импульсов (нулевое). Смена состояний производится внешними (тактовыми) импульсами.

К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.

Рисунок 5.1 – классификация триггеров.

5.1.1 Не тактируемые триггеры.

RS-триггер, или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы. Структурная схема представлена на рисунке 5.2.

а) б) в)

Рисунок 5.2 – структурная схемы RS триггеров.

(а – асинхронный RS триггер на элементах 2И–НЕ, б – асинхронный RS-триггер на логических элементах 2ИЛИ-НЕ, в – условное графическое обозначение асинхронного RS-триггера)

При подаче единицы на вход (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа и одновременно поданы логические единицы, в некоторых случаях является запрещённым, при такой комбинации RS-триггер переходит в третье состояние QQ =00. Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер переходит в состояние, определяемое оставшейся «1». Таким образом RS-триггер имеет три состояния, из которых два устойчивых (при снятии сигналов управления RS-триггер остаётся в установленном состоянии) и одно неустойчивое (при снятии сигналов управления RS-триггер не остаётся в установленном состоянии, а переходит в одно из двух устойчивых состояний). Таблица истинности RS – триггера приведена ниже.

Т -триггер – это счетный триггер. Т -триггер имеет один вход (вспомогательные входы принудительной установки “0” и “1” не рассматриваются), куда подают счетные импульсы. После подачи каждого импульса состояние Т -триггера меняется на обратное (инверсное) предыдущему состоянию. Условное графическое обозначение Т -триггера представлена на рисунке 5.3.

или

Рисунок 5.3 – условное графическое обозначение Т – триггера.

Т -триггеры строятся только на базе двухступенчатых триггеров, подобных рассмотренному D -триггеру. То, что триггер работает по фронту, отображается на условно-графическом обозначении треугольником, изображённым на выводе входа синхронизации. То, что внутри этого триггера находится два триггера, отображается в среднем поле условно-графического изображения двойной буквой T.

Использование двух триггеров позволяет избежать самовозбуждения схемы, так как счетные триггеры строятся при помощи схем с обратной связью. Иногда при изображении динамического входа указывают, по какому фронту триггер (или триггеры) изменяет своё состояние. В этом случае используется обозначение входа, как это показано на рисунке 5.4.

Рисунок 5.4. Обозначение динамических входов

На рисунке 5.4 а обозначен динамический вход, работающий по переднему (нарастающему) фронту сигнала. На рисунке 5.4 б обозначен динамический вход, работающий по заднему (спадающему) фронту сигнала.

Рассмотрим пример синтеза Т -триггера из динамического D -триггера. Для того чтобы превратить D -триггер в счётный, необходимо ввести цепь обратной связи с инверсного выхода этого триггера на вход, как показано на рисунке 5.5.

Рисунок 5.5. Схема T-триггера, построенная на основе D-триггера.

Временная диаграмма T-триггера приведена на рисунке 5.6. При построении этой временной диаграммы был использован триггер, работающий по заднему фронту синхронизирующего сигнала.

Рисунок 5.6. Временные диаграммы T-триггера.

Т -триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Т -триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена на 2.

4.1.2 Тактируемые триггеры.

На входы логического элемента или устройства сигналы не всегда поступают одновременно, так как перед этим они могут про­ходить через разное число элементов, не обладающих к тому же одинаковой задержкой. Это явление описывают как состязания или гонки сигналов. В результате в течение некоторого времени на входах создается непредвиденная ситуация: новые значения од­них сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию элемента (устройства). Последствия гонок можно устранить временным стробированием, когда на элемент, кроме информационных сигналов, подаются тактирующие (синхронизирующие) импульсы, к моменту прихода которых информационные сигналы заведомо успевают устано­виться на входах.

Тактируемый триггер, кроме информационных входов, имеет синхронизирующий (тактирующий, тактовый) вход; сигналы на информационных входах воздействуют на такой триггер только с поступлением сигнала на синхронизирующий вход.

D-триггер. В RS -триггерах для записи логического нуля и логической единицы требуются разные входы, что не всегда удобно. При записи и хранении данных один бит может принимать значение, как нуля, так и единицы. Для его передачи достаточно одного провода. Сигналы установки и сброса триггера не могут появляться одновременно, поэтому можно объединить эти входы при помощи инвертора, как показано на рисунке 5.7.

Рисунок 5.7 - Схема D -триггера

Такой триггер получил название D -триггер. Название происходит от английского слова delay - задержка. Конкретное значение задержки определяется частотой следования импульсов синхронизации. Условно-графическое обозначение D -триггера на принципиальных схемах приведено на рисунке 5.8.

Рисунок 5.8. Условно-графическое обозначение D -триггера (защелки)

Таблица истинности для D- триггера приведена ниже. Как видно из этой таблицы, этот триггер способен запоминать по синхросигналу и хранить один бит информации.

С	D			Пояснения
	×			Режим хранения
	×
		×		Режим записи
		×

D- триггеры называются триггерами, работающими по уровню. Ещё одно название таких триггеров, пришедшее из иностранной литературы - триггеры-защёлки. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 4.9.

Рисунок 5.9 - Временная диаграмма D -триггера

По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера.

Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы "защелкиваются" в этот момент, отсюда и название – триггер-защелка.

Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту.

Фронт сигнала синхронизации, в отличие от высокого (или низкого) уровня, не может длиться продолжительное время. В идеале длительность фронта равна нулю. Поэтому в триггере, запоминающем входную информацию по фронту не нужно предъявлять требования к длительности тактового сигнала.

Триггер, запоминающий входную информацию по фронту, может быть построен из двух триггеров, работающих по потенциалу. Сигнал синхронизации будем подавать на эти триггеры в противофазе. Схема такого триггера приведена на рисунке 5.10.

Рисунок 5.10. Схема D -триггера работающего по фронту.

Временные диаграммы приведены на рисунке 5.11. На этих временных диаграммах обозначение Q΄ соответствует сигналу на выходе первого триггера. Так как на вход синхронизации второго триггера тактовый сигнал поступает через инвертор, то когда первый триггер находится в режиме хранения, второй триггер пропускает сигнал на выход схемы. И наоборот, когда первый триггер пропускает сигнал с входа схемы на свой выход, второй триггер находится в режиме хранения.

Рисунок 5.11 - Временные диаграммы D -триггера.

Обратите внимание, что сигнал на выходе всей схемы в целом не зависит от сигнала на входе Q΄ схемы. Если первый триггер пропускает сигнал данных со своего входа на выход, то второй триггер в это время находится в режиме хранения и поддерживает на выходе предыдущее значение сигнала, то есть сигнал на выходе схемы тоже не может измениться.

JK – триггер. Таблица истинности JK -триггера практически совпадает с таблицей истинности синхронного RS -триггера. Для того чтобы исключить запрещённое состояние, схема триггера изменена таким образом, что при подаче двух единиц JK -триггер превращается в счётный триггер. Это означает, что при подаче на тактовый вход C импульсов JK -триггер изменяет своё состояние на противоположное.

С	K	J			Пояснения
	×	×			Режим хранения
	×	×
					Режим установки единицы J=1
					Режим записи нуля K=1
					K=J=1 счетный режим

Один из вариантов схемы JK-триггера приведен на рисунке 5.12.

Рисунок 5.12 - схема JK-триггера.

Для реализации счетного режима в схеме, приведенной на рисунке 5.12, введена перекрестная обратная связь с выходов второго триггера на входы R и S первого триггера. Благодаря этой обратной связи на входах R и S никогда не может возникнуть запрещенная комбинация.

Приводить временные диаграммы работы JK -триггера не имеет смысла, они совпадают с приведёнными ранее диаграммами RS - и T -триггера. Условно-графическое обозначение JK -триггера приведено на рисунке 5.13.

Рисунок 5.13. Условно-графическое обозначение JK-триггера.

Синхронизирующие входы триггера могут быть статическими и динамическими. Статиче­ский вход не теряет своего управляющего действия, пока на нем присутствует тактовый импульс. В присутствии тактового импульса эти триггеры будут менять свое состояние при каждой смене комбинаций логических потенциалов на входах S и R. Динамический синхровход воздействует на состояние выходов триг­гера в момент своего появления (передним фронтом) или окончания (задним фронтом).

Тактируемый (синхронный) триггер обычно имеет дополнительные асинхронные входы, но которым он вне зависимости от сиг­нала на тактовом входе переключается в состояние 1 (по входу S) или в 0 (по входу R). Такие входы называют не тактируемыми или асинхронными.

Триггер Шмитта. Этот триггер особенный в семействе тригге­ров: он имеет один вход, один выход и не обладает свойствами за­поминающего элемента. Триггер содержит два инвертора, охва­ченных положительной обратной связью, за счет чего выход схе­мы может изменять свое состояние лавинообразно. Схема триггера Шмитта представлена на рисунок 5.14.

Рисунок 5.14 – Схема триггера Шмитта и условное графическое обозначение.

На выходе инвертора потенциал с логическим 0 на логическую 1 изменяется при большем входном напряжении, чем при изменении с логической 1 на логический 0. Поэтому схема (рисунок 5.14) обладает гистерезисом (рисунок 5.15). Это позволяет использовать ее в качестве формиро­вателя прямоугольных импульсов из входного напряжения, в ча­стности, из гармонического.

Рисунок 5.15 – Амплитудо–временные характеристики с петлёй гистерезиса.

Фазовая траектория (статическая характеристика) триггера Шмитта представляет собой прямоугольную петлю гистерезиса. Она и позволяет использовать триггер в качестве формирователя прямоугольных импульсов из входного напряжения, в частности, из синусоидального. Неоднозначность статической характеристики позволяет утверждать, что триггер Шмитта, как и другие триггеры обладает свойством памяти — его состояние в зоне неоднозначности определяется предысторией — ранее действовавшим входным сигналом.

5.1.3 Явление метастабильности.

Сигнал на входе триггера может принимать только два состояния: логический ноль и логическая единица. Однако синхроимпульс может прийти в любой момент времени, в том числе и в момент смены состояния сигнала на входе триггера.

Если синхросигнал попадёт точно на момент перехода входным сигналом порогового уровня, то триггер на некоторое время может попасть в неустойчивое метастабильное состояние, при котором напряжение на его выходе будет находиться между уровнем логического нуля и логической единицы. Это может привести к нарушению правильной работы цифрового устройства.

Состояние метастабильности триггера подобно неустойчивому состоянию шарика, находящегося на вершине конического холма. Такая ситуация иллюстрируется рисунком 5.16. Обычно триггер не может долго находиться в состоянии метастабильности и быстро возвращается в одно из стабильных состояний. Время нахождения в метастабильном состоянии зависит от уровня шумов схемы и использованной технологии изготовления микросхем.

а) б)

Рисунок 5.16. Иллюстрация явления метастабильности.

(а – в случае воздействия импульсного шума, б – переход в стабильное состояние)

Метастабильное состояние не всегда приводит к неправильной работе цифрового устройства. Если время ожидания устройства после прихода импульса синхронизации достаточно велико, то триггер может успеть перейти в устойчивое состояние, и мы даже ничего не заметим. То есть если мы будем учитывать время метастабильности tmet то метастабильность никак не скажется на работе остальной цифровой схемы.

Если же это время будет неприемлемым для работы схемы, то можно поставить два триггера последовательно, использовать триггер Шмитта или промежуточный буфер. Это снизит вероятность возникновения метастабильного состояния.

Вопросы для самопроверки:

1. Постройте RS и JK триггеры.

2. На примере покажите наличие запрещённого состояния в RS триггере.

3. покажите на примере, как происходит деление частоты T триггером.

Вопросы для самоконтроля

1. Что такое запрещённое состояние в RS – триггере?

2. Принцип работы D и Т триггера, где используются эти цифровые устройства.

3. Принцип работы JK триггера, почему в данном устройстве отсутствует запрещённое состояние?

4. Объясните появление петли гистерезиса амплитудо–временных характеристиках в триггере Шмита.

5. Объясните принцип метостабильности.