Дешифраторы и их назначение, построение, увеличение разрядности

При подаче на входы 2ого числа появляется сигнал на опред. выходе, номер которого соответствует входному числу.

Дешифраторы - класс схем двойного назначения, для коммутации в устр-ах процессорной техники, и вычислит. технике.

n входов и 2ⁿ выходов (полный дешифратор).

При любой комбинации вход. сигналов будет возбуждён только один из выходов.

простейший случай кол-во входов=1, инвертер; на него подаётся переменная x1. И будет два выхода: F1=x1 и F2= x 1 вырожденный дешифратор типа 1 на 2 (1→2).

Неполный дешифратор - комбинационная схема, n входов и кол-во выходов N <2ⁿ (n x N) 4x10.

У прямого дешифратора - 1ца только на одном из выходов.

УГО дешифраторов: у входов записывают веса разрядов 1-2-4-8; у выходов - записываются номера наборов.

Сигнал на старший разряд второго дешифратора подаётся как инверсия старшего разряда первого дешифратора

Когда этот сигнал =1 - работает первая половинка; когда =0 – вторая

На дешифраторах могут быть реализованы ФАЛ.

Y = X2X1nX0 + X2nX1X0+ nX2X1nX0+ X2nX1nX0+ nX2nX1nX0.

Логич. переменные подаются на адресные входы дешифратора:

X0 на А0, X1 на А1, X2 на A2.

первый минтерм (110) активизирует выход дешифратора №5,

второй минтерм (101) - выход №3, третий (0101) – выход №2, четвертый (100) – выход №4, пятый (000) – выход №0.

ФАЛ =«1», то выходы 0,2,3,4,5 на входы схемы ИЛИ при исп. дешифраторов с активным сигналом”1” на выходе или схемы И-НЕ, если исп. дешифратор с активным сигналом лог. «0» на выходе.

Если число минтермов реализуемой функции больше половины числа наборов логических переменных, то целесообразно реализовать исходную функцию через ее инверсию.

8. Использование мультиплексоров, дешифраторов и ЗУ

Мультиплексор. На адресные входы Х1, Х2, Х3,

на инфор-ых входах D0...D7 значения логич.функции на наборах логич. Переменных

Сократить число инфор. входов мультиплексора

четырехвходовой мультиплексор, на адресные входы Х3 и Х2, на инфор. входы D – значения последнего столбца

Дешифратор. активное значение опред. одну из комбинаций вход. сигналов

Для Yi с активными единичными знач. вых. сигналов:

СДНФ .

СКНФ и произведем преобразования по т. де Моргана:

меньшие аппаратные затраты при исп. мультиплексоров.

Запоминающее устройство.

Упрощенная ПЗУ при Nвх =2 и Мвых =3 на рисунке а.

На входе дешифратор, двухразрядный 2ого кода в четырехпозиционный унитарный (десятичный) код. На одном из выходов логич. 1,на остальных-0.

Между k, l, m, n и выходными шинами ПЗУ X, Y, Z вкл. цепочки из диодов VD1 и VD2 на рисунке б

Со всех выходов X, Y, Z снимаются логич.0.

Пользователь на программаторе – создает нужные связи между шинами, подавая пробивные U между опред. точками.

при комбинации А=1, В=0 с выходов Х=0; Y=1; Z=0. ПЗУ могут исп. для создания сложных комбинационных устройств.

Широкое применение как элементы постоянной памяти, в которые заносятся программы, управляющие работой.