Порядок виконання завдання 6.1.2

1. Розробити узагальнену схему електричну функціональну регістра на основі чотирьохрозрядних секцій регістрів пам’яті.

2. Проаналізувати особливості включення наявних регістрів для їх застосування в структурі регістра у відповідності із розробленою схемою електричною функціональною.

3. Розробити схему електричну функціональну послідовно-паралельного регістра на основі секцій регістрів ИР12.

4. На базі стандартних регістрів ИР12 (ТТЛ або ТТЛШ логіки) розробити схему електричну принципову паралельного регістра на шість розрядів.

5. Скласти перелік мікросхем, необхідних для реалізації розробленої схеми.

6. Отримати у викладача допуск до реалізації розробленої схеми на навчальному монтажному стенді.

7. Зібрати та налагодити спроектований пристрій згідно розробленої схеми.

8. Впевнитися в правильності функціонування пристрою в різних режимах: перевести регістр в початковий стан поданням сигналу S або R; виконати запис до регістра значень № варіанта, № варіанта+7, № варіанта+11, № варіанта+23, № варіанта+37 (6 молодших розрядів); повторно перевести регістр в початковий стан. Проаналізувати відповідність результатів перевірки законів функціонування регістра за часовими діаграмами, складеними у завданні 6.1.1.

Завдання 6.2.1.

На базі тригерів ТТЛ і ТТЛШ логіки розробити послідовно-паралельний регістр на шість розрядів із заданим напрямком зсуву двійкового коду. Вимоги до проектованого пристрою наведено в таблиці 6.2.

Таблиця 6.2.