Исследование мультиплексоров

1. Мультиплексоры. Мультиплексор - комбинационная логическая схема, представляющая собой управляемый переключатель, который подключает к выходу один из информационных входов данных. Номер подключаемого входа равен числу (адресу), определяемому комбинацией логических уровней на входах управления. Кроме информационных и управляющих входов, схемы мультиплексоров содержат вход разрешения, при подаче на который активного уровня мультиплексор переходит в активное состояние. При подаче на вход разрешения пассивного уровня мультиплексор перейдет в пассивное состояние, для которого сигнал на выходе сохраняет постоянное значение независимо от значений информационных и управляющих сигналов. Число информационных входов у мультиплексоров обычно 2, 4, 8 или 16. На рис. 13.9 представлен мультиплексор 8х1 с инверсным входом разрешения G, прямым Y и инверсным W-выходами

2. Уравнение мультиплексора. Функционирование мультиплексора, представленного нарис. 13.9, описывается характеристическим уравнением, связывающим сигнал на выходе (Y) с разрешающим (G), входными информационными (DO...D7) и управляющими (А, В, С) сигналами:

Как видно из уравнения, на мультиплексоре можно реализовать логические функции, для чего нужно определить, какие сигналы и логические константы следует подавать на входы мультиплексора.

3. Реализация заданной функции с помощью мультиплексора. Логическая функция n переменных определена для 2ⁿ комбинация значений переменных. Это позволяет реализовать функцию n-переменных на мультиплексоре, имеющем n-управляющих и 2ⁿ информационных входов. В этом случае каждой комбинации значений аргументов соответствует единственный информационный вход мультиплексора, на который подается значение функции. Например, требуется реализовать функцию

Эта функция определена только для 8 комбинаций значений переменных, поэтому для её реализации молено использовать мультиплексор 8х1 с тремя управляющими входами. Составим таблицу истинности функции:

N	с	b	а	F1

Из таблицы видно, что для реализации функции на мультиплексоре необходимо подать на информационный вход мультиплексора с номером N сигнал, значение которого равно соответствующему значению функции F1, т. е. на входы с номерами 1, 2, 4, 5 следует подать уровень логического нуля, а на остальные - уровень логической единицы. Таким образом, при подаче комбинации логических уровней на управляющие входы мультиплексора, к его выходу подключится вход, значение сигнала на котором равно соответствующему значению функции. Схемная реализация приведена на рис. 13.10.

При реализации логических функций на информационные входы можно подавать не только константы, но и изменяющиеся входные сигналы. Так, например, рассмотрим другой способ реализации функции F1, рассмотренной выше. Для этого минимизируем выражение функции:

Составим таблицу истинности функции в зависимости от значений переменных а и b:

N	b	а	F1
			с
			с

Заданную такой таблицей функцию реализуют, как и в предыдущем случае, подав на вход с номером N сигнал, значение которого соответствует значению функции F1. В данном случае сигналы с и с', соответствующие переменной с, подаются на информационные входы, как указано в таблице истинности. При этом сокращается число управляющих входов. Схемная реализация такого способа задания функции представлена на рис. 13.11. Так как используются только два адресных входа, управляющий вход С можно заземлить. При этом состояние информационных входов D4...D7 безразлично. Уровень сигнала на выходе схемы определяется комбинацией уровней сигналов в точках А, В, С, соответствующих переменным а, b, с. Схема рис.13.11. по существу представляет собой мультиплексор 4х1 с двумя управляющими и четырьмя информационными входами. Если функцию можно представить в виде произведения одночлена на многочлен, то её также можно реализовать при помощи мультиплексора. Как следует из уравнения мультиплексора, сигнал, соответствующий одночлену, нужно подать на вход разрешения. Например, требуется реализовать функцию F2, описываемую следующим выражением:

При реализации данной функции на мультиплексоре сигнал, соответствующий переменной х, следует подать на его разрешающий вход. Рассмотрим, какие сигналы необходимо подать на управляющие входы мультиплексора. Выражение в скобках можно рассматривать как некоторую функцию / пяти переменных: а, b, с, d, e, из которых наиболее часто используются переменные а, b и с. Поэтому сигналы, соответствующие этим переменным, нужно подать на управляющие входы мультиплексора. Определим, какие сигналы следует подать на информационные входы, чтобы реализовать функцию /. Для этого составим таблицу истинности функции в зависимости от значений переменных а, b и с: Из таблицы видно, что на информационные входы с номерами N = 0, 2, 4, 6 нужно подать уровень логического нуля. Сигнал, соответствующий переменной d, нужно подать на входы с номерами N = 1, 5, сигнал, соответствующий переменной e, - на вход с номером 3. Соответствующая схемная реализация представлена на рис. 13.12.

N	с	b	а
				d
				e
				d

Вопросы

1. Функцию какого электрического устройства выполняет мультиплексор для логических сигналов?

2. Каким аналитическим уравнением описывается работа мультиплексора 2х1 с управляющим входом? В уравнении используйте следующие обозначения: входы - А, В, выход - Y, разрешающий вход G. Какие и в каком количестве логические элементы требуются для реализации этого уравнения?

3. Как реализовать схему мультиплексора 2х1 с управляющим входом на элементах И-НЕ?

4. Как можно на основе двух мультиплексоров 2х1 сделать один мультиплексор 4х1? Какие дополнительные элементы понадобятся для этого?

5. Функции скольких переменных можно реализовать без дополнительных элементов (за исключением инверторов) на одном мультиплексоре 4х1? На мультиплексоре 8х1? На мультиплексоре 16х1?

6. При какой форме аналитического представления логической функции, предназначенной для реализации на мультиплексоре, управляющий вход G может быть использован для подачи одного из входных сигналов?

7. Какими логическими уравнениями описывается работа микросхемы сдвоенного мультиплексора 74153?

Гл. 14 Триггеры

Триггер - простейшая цифровая схема последовательностного типа. У рассмотренных в предыдущих разделах комбинационных схем состояние выхода Y в любой момент времени определяется только текущим состоянием входа X: Y = Г(Х). В отличие от них, состояние выхода последовательностной схемы (цифрового автомата) зависит еще и от внутреннего состояния схемы Q: Y=F(X,Q). Другими словами, цифровой автомат является не только преобразователем, но и хранителем предшествующей и источником текущей информации (состояния). Это свойство обеспечивается наличием в схемах обратных связей. Основой последовательностных схем являются триггеры. Триггер имеет два устойчивых состояния: Q=1 и Q=O, поэтому его иногда называют бистабильной схемой. В каком из этих состояний окажется триггер, зависит от сигналов на входах триггера и от его предыдущего состояния, т. е. он имеет память. Можно сказать, что триггер является элементарной ячейкой памяти. Тип триггера определяется алгоритмом его работы. В зависимости от алгоритма работы, триггер может иметь установочные, информационные и управляющие входы. Установочные входы устанавливают состояние триггера независимо от состояния других входов. Входы управления разрешают запись данных, подающихся на информационные входы. Наиболее распространенными являются триггеры RS, JK, D и Т-типов.

1. Триггер типа RS RS-триггер - простейший автомат с памятью, который может находиться в двух состояниях. Триггер имеет два установочных входа: установки S (set - установка) и сброса R (reset - сброс), на которые подаются входные сигналы от внешних источников. При подаче на вход установки активного логического уровня триггер устанавливается в 1 (Q = 1, , при подаче активного уровня на вход сброса триггер устанавливается в О (Q = О, ). Если подать на оба входа установки (возбуждения) пассивный уровень, то триггер будет сохранять предыдущее состояние выходов: Q=0

Каждое состояние устойчиво и поддерживается за счет действия обратных связей. Для триггеров этого типа является недопустимой одновременная подача активного уровня на оба входа установки, т. к. триггер по определению не может одновременно быть установлен в ноль и единицу. На практике подача активного уровня на установочные входы приводит к тому, что это состояние не может быть сохранено и невозможно определить, в каком состоянии будет находиться триггер при последующей подаче на установочные входы сигналов пассивного уровня. На рис. 14.1 и 14.2 показаны два вида RS-триггеров, выполненных на элементах ИЛИ-НЕ и И-НЕ. Для схемы на рис. 14.1 активным уровнем является уровень логической единицы, для схемы на рис. 14.2 - уровень логического нуля. Схема на рис. 14.2 получила название RS-триггера с инверсными входами - RS-триггер. RS-триггер является основным узлом для построения последовательностных схем. Название схем такого типа «последовательностные» означает, что состояние выхода зависит от того, в какой последовательности на входы подаются входные наборы и каково было предшествующее внутреннее состояние. Так, если в RS-триггере (рис. 14.1) вначале установить комбинацию R=0, S=1 (сокращенная запись - 01), а потом перейти к R=0, S=0 (00), то состояние выхода Q= I. Если же вначале установить комбинацию 10, а потом перейти к 00, то состояние выхода будет другим - Q=0, несмотря на одинаковые комбинации сигналов на входах. Таким образом, при одном и том же входном наборе 00 выход триггера может находиться в разных состояниях. Условия переходов триггеров из одного состояния в другое (алгоритм работы) можно описать табличным, аналитическим или графическим способами. Табличное описание работы RS-триггера (рис. 14.1) представлено в таблице 14.1 (таблица переходов) и таблице 14.2 (таблица функций возбуждения).

Таблица 14.1

R	S	Qt+1
		Qt
		-

Таблица 14.2

Qt	Qt+1	R	S
		X
			X

В таблицах использованы следующие обозначения: Q_t - предшествующее состояние выхода; Q_t+1 - новое состояние, устанавливающееся после перехода (возможно Q_t+1= Q_t; х - безразличное значение сигнала: 0 или 1; — - неопределенное состояние. Аналитическое описание (характеристическое уравнение) можно получить из таблиц 14.1, 14.2 по правилам алгебры логики:

Зависимость Q_t+1 от Q_t характеризует свойство запоминания предшествующего состояния. Описание работы RS-триггера можно дополнить графом рис. 14.3 (графический способ).

График на рис. 14.3а показывает, что схема, которая находилась в состоянии Q=0, сохраняет это состояние как при воздействии входного набора R=0, S=0, так и при воздействии R=1, S=0. Если же на вход схемы, находящейся в состоянии 0=0, подействовать набором R=0, S=1, то она переходит в состояние Q=1 и сохраняет его при входных наборах Н=0, S=1, либо R=0, S=0. На рис. 14.36 тот же граф триггера нарисован более компактно. Входные сигналы, которые могут принимать любые значения (как 0, так и 1), обозначены как X, а позиция обозначения соответствует последовательности R, S. 2. JK-триггер Триггер JK-типа имеет более сложную, по сравнению с RS-триггером, структуру и более широкие функциональные возможности. Помимо информационных входов J и К и прямого и инверсного выходов Q и Q, JK-триггер имеет вход управления С (этот вход также называют тактирующим или счетным), а также асинхронные установочные R и S-входы. Обычно активными уровнями установочных сигналов являются нули, как в схеме на рис. 14.2. Установочные входы имеют приоритет над остальными. Активный уровень сигнала на входе S устанавливает триггер в состояние 0=1, а активный уровень сигнала на входе R - в состояние 0=0, независимо от сигналов на остальных входах. Если на входы установки одновременно подать пассивный уровень сигнала, то состояние триггера будет изменяться по фронту импульса на счетном входе в зависимости от состояния входов J и К, как показано в таблицах переходов (табл. 14.3) и функций возбуждения (табл. 14.4).

Таблица 14.3

		'
S	к	Qt+1
		Q.
		о
		Qt

Таблица 14.4

Qt	Qt+1	J	к
о	о	X	о
о
	о		о
		о	x

Работа JK-триггера описывается характеристическим уравнением:

Один из вариантов функциональной схемы JK-триггера со входами установки логическим нулем и его условное графическое обозначение (УГО) приведены на рис. 14.4а,б. Временные диаграммы его работы при R=S=1 приведены на рис. 14.5.

Подобно RS-триггеру, изменение состоянии JK-триггера можно изобразить графом переходов (рис, 14.6). Входные сигналы, которые могут принимать любые значения (как О, так и 1), обозначены как X, а позиция обозначения соответствует последовательности J, К. Этот рисунок не должен вводить в заблуждение: если Х=1,то при JK=11 схема будет переходить из состояния Q=0 в состояние Q=1. Но из этого состояния схема должна возвратиться в Q=0 и т. д. Этот граф ' описывает работу автогенератора. В данном случае все изменения выхода происходят только в момент отрицательного перепада тактового сигнала С. Действительно, если J=K=1, то с каждым новым тактовым импульсом выход будет изменять свое значение на противоположное и триггер будет выполнять функцию делителя частоты на 2, а не автогенератора. 3. D-триггер. D-триггер имеет один информационный вход D (data - данные). Информация со входа D заносится в триггер по положительному перепаду импульса на счетном входе С и сохраняется до следующего положительного перепада на счетном входе триггера. Помимо счет-

ного С и информационного D входов, триггер снабжен асинхронными установочными R и S входами. Установочные входы приоритетны. Они устанавливают триггер независимо от сигналов на входах С и D. функционирование D-триггера описывается таблицей переходов (табл. 14.6), таблицей функций возбуждения (табл. 14.6) и диаграммами входных и выходных сигналов (рис. 14.7).

Таблица 14.5

D	Qt+1
	о

Таблица 14.6

Qt	Qt+1	D
о	о
о
	о	о

Характеристическое уравнение D-триггера: Q.„=D, Уравнение показывает, что состояние триггера на (t+1)-такте равно входному сигналу в момент, предшествующий тактовому перепаду сигнала С. Условное обозначение D-триггера представлено на рис. 14.8.

Функциональная схема D-триггера может быть получена из схемы JK-триггера (puc.l4.5d) путем подключения входа К ко входу J через инвертор: D=J=K. 4. Т-триггер (счетный триггер) На основе JK-триггеров и D-триггеров можно построить схемы, осуществляющие так называемый счетный режим. Такие схемы называют Т-триггерами или счетными триггерами, связывая с этим способ их функционирования. На рис. 14.9 представлены схемы

организации Т-триггера на основе JK и D-триггеров. Счетный режим иллюстрируется временными диаграммами рис. 14.10. В JK-триггере со входами установки логическим нулем счетный режим реализуется путем подачи констант J=K=1 и R=S=1 и входного сигнала Т на вход С. В соответствии с таблицей функционирования (табл. 14.3 и 14.4) при каждом отрицательном перепаде входного сигнала Т состояние триггера изменяет свое значение на противоположное. В D-триггере счетный режим реализуется при помощи обратной связи (на вход D подается сигнал с инверсного выхода). Таким образом, всегда существует неравенство сигнала на входе D и сигнала на выходе Q: еслиQ=1, D=0. Следовательно, при каждом положительном перепаде сигнала на счетном входе С, в соответствии с принципом действия D-тригге-ра состояние выхода будет изменяться на противоположное. Таким образом, на каждые два входных тактовых импульса Т-триггер формирует один период выходного сигнала Q. Следовательно, триггер осуществляет деление частоты fт на его входе на 2:

где fQ — частота следования импульсов на выходе триггера.

Вопросы

1. Является ли элементом памяти выключатель настольной лампы?

2. Если продолжить предыдущий вопрос, то как можно охарактеризовать: а) кнопочный выключатель (один раз нажал — лампа горит; второй раз нажал — лампа погасла); б) клавишный переключатель-коромысло: нажал на одно плечо — лампа зажглась или продолжает оставаться горящей; нажал на другое плечо — погасла. Аналогия с какими видами триггеров напрашивается?

3. Чем отличается работа RS-триггера с прямыми входами от работы RS-триггера с инверсными входами?

4. Почему комбинация сигналов 11 на входах RS-триггера называется «запрещенной»?

5. В чём отличие таблицы переходов триггера от таблицы функций возбуждения?

6. Как свойство запоминания отражается в характеристических уравнениях триггеров?

7. В чём принципиальное отличие работы синхронных триггеров от асинхронных?

8. Какова приоритетность информационных и установочных входов в синхронных триггерах?

9. Почему JK-триггер при J=K=1 не превращается в автогенератор?

10.Почему Т-триггер получил название счетного? Какое число импульсов он может сосчитать?

11.Как работает D-триггер, если D=Q?