Синтез суматорів

Суматор – логічний комбінаційний пристрій, що виконує арифметичне додавання кодів двох n-розрядних слів (чисел). При арифметичному додаванні виконуються й інші додаткові операції: врахування знаків чисел, вирівнювання порядків. Зазначені операції виконуються в арифметико-логічних пристроях (АЛП) чи процесорних елементах, ядром яких є суматори.

Суматори класифікують по різних ознаках.

У залежності від системи числення розрізняють:

· двійкові;

· двійково-десяткові (у загальному випадку двійково-кодовані);

· десяткові.

По кількості одночасно оброблюваних розрядів чисел, що додаються:

• однорозрядні;
• багаторозрядні.

По числу входів і виходів однорозрядних двійкових суматорів:

1) чвертьсуматори (елементи “сума по модулю 2”; елементи “виключаюче АБО”), що характеризуються наявністю двох входів, на які подаються два однорозрядних числа, і одним виходом, на якому реалізується їхня арифметична сума;

2) напівсуматори, що характеризуються наявністю двох входів, на які подаються однойменні розряди двох чисел, і двох виходів: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд;

3) повні однорозрядні двійкові суматори, що характеризуються наявністю трьох входів, на які подаються однойменні розряди двох чисел, що додаються, і переніс з попереднього (молодшого) розряду, і двома виходами: на одному реалізується арифметична сума в даному розряді, а на іншому переніс у наступний (старший) розряд.

По способу представлення й обробки чисел, що додаються, багаторозрядні суматори поділяються на:

• послідовні, у яких обробка чисел ведеться по черзі, розряд за розрядом на

тій самій елементній базі;

• паралельні, у яких доданки додаються одночасно по всіх розрядах, і для

кожного розряду є своя елементна база.

Паралельний суматор у найпростішому випадку являє собою n однорозрядних суматорів, послідовно (від молодших розрядів до старших) з’єднаних ланцюгами переносу. Однак така схема суматора характеризується порівняно невисокою швидкодією тому, що формування сигналів суми і переносу в кожному i-му розряді виробляється лише після того, як надійде сигнал переносу з (i-1) – го розряду.