Мультиплексори і демультиплексори. 8.1. Загальна характеристика мультиплексорів

8.1. Загальна характеристика мультиплексорів

Мультиплексором називається функціональний вузол комп’ютера, призначений для почергової комутації (перемикання) інформації від одного з n входів на загальний вихід. Номер конкретної вхідної лінії, що підключається до виходу в кожний такт машинного часу, визначається адресним кодом А0, А1,..., Аm-1. Зв’язок між числом інформаційних n і адресних m входів визначається співвідношенням n=2m. Таким чином, мультиплексор реалізує керовану передачу даних від кількох вхідних ліній в одну вихідну.
Умовне графічне позначення мультиплексорів показане на рис. 8.1. Функція мультиплексорів записується буквами MUX (multiplexor).
Мультиплексори застосовують для таких операцій: комутації як окремих ліній, так і груп ліній (шин); перетворення паралельного коду в послідовний; реалізації логічних функцій; побудови схем порівняння, генераторів кодів.
Мультиплексор символічно часто позначають: “n–1”.
Логіка роботи чотиривходового мультиплексора наведена в табл. 4.4, де А0, А1 – адресний код; F0, F1, F2, F3 – виходи внутрішнього дешифратора; Х0, Х1, Х2, Х3 – вхідна інформація; D – загальний інформаційний вихід.
Таблиця 8.1

A1	A0	F0	F1	F2	F3	D
						F0X0
						F1X1
						F2X2
						F3X3

На основі табл. 8.1. вираз для вихідної функції D можна представити з використанням виходів F0–F3 внутрішнього дешифратора у вигляді:
D=F0X0 F1X1 F2X2 F3X3, (8.1)
або з мінтермами адресного коду:
D= X0 A0 X1 A1 X2 A1 A0 X3. (8.2)
Схеми мультиплексорів, відповідні рівнянням (8.1) і (8.2), показані на рис. 8.2.
а б
Рис. 8.2. Схеми мультиплексорів: а – з внутрішнім дешифратором; б – з адресними мінтермами
При побудові схеми мультиплексорів з внутрішнім лінійним дешифратором потрібні логічні елементи з меншим числом входів, проте при цьому збільшується час встановлення вихідного сигналу. При виключенні дешифратора швидкодія підвищується, однак потрібні схеми збігу з більшим числом входів.

8.2. Каскадування мультиплексорів

В інтегральному виконанні мультиплексори випускають на чотири, вісім або шістнадцять входів. Каскадування дозволяє реалізувати комутацію довільного числа вхідних ліній на базі серійних мікросхем мультиплексорів меншої розрядності.
Приклад побудови схеми мультиплексора на 16 входів на основі типових чотиривходових мультиплексорів показаний на рис. 8.3.
Молодші розряди адреси А1, А0 підключаються до адресних входів усіх мультиплексорів першого рівня, на виходах яких вироб­ляються такі функції:
=F0X0 F1X1 F2X2 F3X3;
=F0X4 F1X5 F2X6 F3X7;
=F0X8 F1X9 F2X10 F3X11;
=F0X12 F1X13 F12X14 F3X15,
де F0 – F3 – виходи внутрішніх дешифраторів: F0= ; F1= A0; F2=A1 ; F3=A1 A0; X15 – X0 – вхідні змінні.

Рис. 8.3. Каскадування мультиплексорів

Старші розряди адреси А3, А2 подаються на адресні входи мультиплексора другого рівня, на виході якого формується остаточна функція
D= ,
де внутрішні виходи дешифратора визначаються такими мінтермами:
F0= ; F1= A2; F2=A3 ; F3=A3 A2.
Нехай, наприклад, значення адреси A3 A2 A1 A0=10112=1110. При цьому на вхід другого рівня комутується змінна (оскільки =1), значення якої визначається з рівнянь першого рівня:
=F3 X11=A1 A0 X11=1X11=X11.

8.3 Реалізація логічних функцій мультиплексорами

За допомогою мультиплексорів реалізуються логічні функції з числом змінних m, що дорівнює розрядності адресного коду. Фун­к­ція, що виконується, має бути представлена в ДДНФ. При цьому змінні поступають на адресні входи, а інформаційні входи використовуються як настроювальні – на них подаються константи нуля і одиниці залежно від функції, яка реалізується.
Вихідна функція триадресного мультиплексора на вісім входів описується рівнянням:
D(A)= X0 A0 X1 A1 X2 A1 A0 X3
A2 X4 A2 A0 X5 A2 A1 X6 A2 A1 A0 X7.
Якщо потрібно отримати логічну функцію з десятковими еквівалентами мінтермів 1, 3, 5 і 7, то на парні входи X0, X2, X4 і Х6 необхідно подати константу “0”, а на непарні Х1, Х3, Х5 і Х7 – константу “1”. У результаті отримаємо (рис. 8.4):
D(A)= A0 A1 A0 A2 A0 A2 A1 A0.
За допомогою додаткових логічних перетворень можна реалізувати логічні функції з числом змінних m+1, тобто на одиницю більше розрядності адресного коду мультиплексора.
Можливі й інші схемотехнічні застосування мультиплексорів. Мультиплексор може виконувати функції перетворювача n-роз­рядного двійкового паралельного коду в послідовний.
Для цього потрібно подати паралельний код на інформаційні входи мультиплексора і потім змінювати код на адреси в необхідній послідовності.

8.4 Мультиплексування шин

Мультиплексування шин – це почергове перемикання шин (груп ліній) від кількох джерел інформації до одного приймача. Такі мікрооперації реалізуються схемами на основі мультиплексорів одиночних ліній. При виборі кількості й типу мультиплексорів враховують:
число комутованих шин дорівнює 2m, де m – довжина адресного коду;
і-й номер входу всіх мультиплексорів служить для підключення розрядів певної однієї шини.
Схема мультиплексора чотирьох X(n), Y(n), Z(n) і S(n) шин показана на рис. 8.5. Для її побудови потрібно n двоадресних чотиривходових мультиплексорів, де n – довільна розрядність шин, що комутуються.

Рис. 8.5. Мультиплексор шин

8.5. Загальна характеристика демультиплексорів

Демультиплексором називається функціональний вузол комп’ютера, призначений для комутації (перемикання) сигналу з одного інформаційного входу D на один з n інформаційних виходів. Номер виходу, на який в кожний такт машинного часу передається значення вхідного сигналу, визначається адресним кодом А0, А1, А2,..., Аm-1. Адресні входи m та інформаційні виходи n пов’язані співвідношенням n=2m або m= log 2n.
Демультиплексор виконує функцію, обернену функції мультиплексора. Стосовно мультиплексорів і демультиплексорів користуються також терміном “селектори” даних.
В умовних графічних позначеннях (рис. 8.6) функція демультиплексора позначається буквами DMX.

а б в
Рис. 8.6. Умовні графічні позначення демультиплексорів: а – на функціональних схемах; б – на принципових схемах; в – типове з’єднання з мультиплексором

Демультиплексори використовують для таких операцій:
комутації як окремих ліній, так і багаторозрядних шин;
перетворення послідовного коду в паралельний;
реалізації логічних функцій та інших.
Демультиплексори часто позначають: “1 n ”.
Логіка роботи двоадресного демультиплексора на мові мікрооперацій наведена в табл. 8.2, де D – інформаційний вхід; F0, F1, F2 і F3 – виходи внутрішнього дешифратора адреси.
Таблиця 8.2

A1	A0	F0	F1	F2	F3	X0	X1	X2	X2
						F0D	–	–	–
						–	F1D	–	–
						–	–	F2D	–
						–	–	–	F3D

За даними табл. 4.5 записуємо систему рівнянь для інформаційних виходів:

(8.3)

X0 = F0D = D; X1 = F1D = A0D;
X2 = F2D = A1 D; X3 = F3D = A1A0D;
На основі рівнянь (8.3) побудовані схеми демультиплексорів із внутрішнім дешифратором (рис. 8.7, а) і з поєднанням адресних і вхідних змінних на тривходових елементах І (рис. 8.7, б).

а б
Рис. 8.7. Схема демультиплексорів: а – з внутрішнім дешифратором; б – з поєднанням адресних і вхідних змінних

Схема демультиплексора з поєднанням адресних і вхідних змінних забезпечує високу швидкодію, проте вимагає застосування логічних елементів з більшим числом входів.

8.6. Каскадування демультиплексорів

Каскадування дозволяє реалізувати комутацію одного вхідного сигналу на довільне число вихідних ліній на базі серійних мікросхем меншої розрядності. Нехай потрібно реалізувати демультиплексування вхідного сигналу на n вихідних ліній, що визначаються m-розрядним адресним кодом, на базі типових мікросхем меншої розмірності виду “1 n”.
Для цього потрібно використати L= n/n1 типових демультиплексорів з числом адресних входів m1 = log2 n1 кожен. Число стар­ших адресних розрядів, що дорівнює різниці m – m1, використовується додатковим “ведучим” демультиплексором, який розташовується у першому рівні схеми каскадування. Ведучий демультиплексор визначає почергове увімкнення одного з L демультиплексорів мікросхем другого рівня. Каскадування демультиплексорів виду “1 4” для реалізації комутатора “1 16” показано на рис. 8.8.

Рис. 8.8. Каскадування демультиплексорів

Нехай для схеми (рис. 8.8) адресний код A3A2A1A0 = 1010 і значення вхідного сигналу D=1. Тоді на виході ведучого демультиплексора = A3 D = 1, а на інших виходах встановлюються нульові значення. Одиничне значення сигналу передається на вихід Х10 веденого демультиплексора згідно зі співвідношенням
X10=A1 D2= 1.
Демультиплексори не випускають як самостійні вироби на інтегральних мікросхемах. Функцію демультиплексора звичайно реалізують на дешифраторах, що мають входи стробування (дешиф­ратори-демультиплексори).
8.7. Демультиплексування шин

Під демультиплексуванням шин розуміється почергове перемикання груп ліній від одного джерела інформації до багатьох приймачів. Такі мікрооперації реалізуються звичайно на основі демультиплексорів одиночних ліній. При виборі кількості і типу демультиплексора враховують:
число шин, які комутуються, дорівнює 2m, де m – довжина адресного коду;
кількість демультиплексорів, які використовуються, визначається розрядністю n шин, які демультиплексуються;
адресні входи всіх мультиплексорів паралельно об’єд­нуються.
Схема мультиплексора вхідної шини D(n) на чотири вхідні шини X(n), Y(n), Z(n) і S(n) показана на рис. 8.9.

Рис. 8.9. Демультиплексор шин
Типове включення мультиплексорів і демультиплексорів для комутації вхідних і вихідних шин n-розрядних регістрів A, B, C і D показано на рис.8.10.
У АЛП така комутація забезпечує використання як першого операнда суматора вміст будь-якого регістра і запис результату операції в будь-який регістр, вказаний мікропрограмою команди, що виконується.

Рис. 8.10. Типова комутація вхідних і вихідних шин регістрів АЛП