Исследование проектируемого устройства на быстродействие. Определение оптимальной частоты входных сигналов

Устройство умножения 8-ми разрядных чисел:

После моделирования устройства получены следующие результаты:

Рассчитываем примерное значение максимально допустимой частоты импульсов.

Для расчета частоты импульсов необходимо рассчитать минимальную длительность такта,

которая будет составлять сумму максимальных задержек элементов устройства.

F_max= -----,[Гц]

T_min

Рассчитаем частоту для данного примера.

Максимальное время задержки сумматора составляет 329,2 нс, однако при работе данного устройства используются не все разряды и максимальная задержка уменьшается до 65,8 нс. Учитывая это, рассчитаем время задержки устройства:

Т_min = 2* tз = 2*(tз_.RG16 + t_з._SM16 )= 2*(77 + 65,8)= 285,6 (нс);

F_max = 1/285,6* 10^-9 ≈ 3,5 (МГц).

Проверим полученные данные.

Зададим частоту синхроимпульсов:

Результаты моделирования:

При увеличении частоты,например, до 5 МГц произойдет сбой:

По результатам моделирования видно, что сбой происходит на выходах регистра RG16, что приводит к сбою всего устройства. Поэтому, для увеличения быстродействия устройства необходимо заменить регистры на более быстродействующие.