Пример моделирования 16-ти разрядного сумматора

На рисунке представлена схема 16-ти разрядного сумматора.

Результаты моделирования:

Определяем временные характеристики:

Время задержки сумматора при формировании суммы составляет 321 нс.

Время задержки сумматора при формировании переноса составляет 329,2 нс.

В результате моделирования элементов четвертого иерархического уровня получили такие результаты:

Элемент	Максимальное время задержки, нс
16-ти р. регистр
8-ми р. регистр
16-ти р. сумматор	329,2

Отчет по лабораторной работе должен содержать:

1. Тема.

2. Цель.

3. Индивидуальное задание.

4. Схемы тестирования спроектированных устройств.

5. Полученные временные диаграммы.

6. Выводы.