Переходные процессы в цифровых схемах

При расчете общей задержки в ЭС необходимо суммировать не средние задержки распространения ЦФУ, а задержки по тем трактам, которые срабатывают при выполнении ЭС рассматриваемой функции. В общую задержку в ЭС входят также задержки распространения сигналов по соединительным линиям связи. При этом при расчете входных и выходных емкостей ЦФУ необходимо учитывать монтажную емкость линий связи.

Трудоемкость расчета задержек зависит от соотношения значений задержек самих ЦФУ и задержек в линиях связи. Если эти значения близки, то задержки различных трактов схемы можно определить лишь после размещения элементов на поверхности платы или кристалла БИС, когда станут известны фактические длины линий связи. При этом задержки в некоторых трактах могут быть больше требуемых, что вызывает необходимость перестановки элементов или внесения изменений в схему, затем новой трассировки линий связи, нового расчета задержек и т.д. Этот процесс становится итерационным и может быть длительным. Именно в этом трудность разработки ЭС на быстрых ЦФУ ЭСЛ-серий.

Однако в цифровых схемах в основном используются элементы с временем переключения не менее 20 нс, что примерно на порядок превышает задержку распространения сигнала в любой линии связи реальной платы типового размера. Паразитная емкость монтажа увеличивает задержку, но при типовых платах она известна. В этом случае задержку внутриплатного монтажа не учитывают отдельно, а включают в состав задержки ЦФУ.

Некоторая потеря потенциально достижимого быстродействия окупается упрощением синтеза схем, так как задержки могут быть учтены уже на этапе логического проектирования. При этом технические этапы проектирования – размещение элементов и трассировка линий связей – не вызывают необходимости корректировки схемы.

В комбинационных схемах после завершения переходных процессов на их выходах устанавливаются уровни, обусловленные реализуемой ФАЛ. Однако во время переходных процессов на их выходах имеются временные сигналы, не предусмотренные ФАЛ, называемые рисками. Эти риски могут быть восприняты последующими последовательностными ЦФУ, что может привести к их ложному срабатыванию и радикально изменит алгоритм работы ЭС, хотя сигналы рисков на выходе комбинационных ЦФУ после окончания переходных процессов исчезнут.