Виконання порозрядної операції «складання за mod 2»

Схема регістра, в якому виконується операція порозрядного додавання за mod 2 наведена на рис. 2. Нехай в регістр на тригерах з лічильними входами записаний код числа x ₁, x ₂, …, x _n. За сигналом прийому коду «Пр» через систему схем І (&) на лічильні входи тригерів в кожному розряді можна передати сигнали 1 коду числа y ₁, y ₂, …, y _n. Проходячи на лічильний вхід, сигнали 1 призведуть до перекидання всіх тригерів, які попередньо сигналами коду x ₁, x ₂, …, x _n були встановлені в стан 1 і 0, і в регістрі утвориться код числа Q ₁ Q ₂ … Q _n-1 Q _n як результат порозрядного додавання за mod 2.

Відзначимо, що в МП-системах регістри можуть бути представлені як окремими інтегральними схемами, так і входити як складові в структуру великих інтегральних схем, наприклад, ВІС мікропроцесора, ВІС інтерфейсу та інш.

Вхідні і вихідні кола тригерів регістрів в залежності від функціонального призначення регістра в МП-системі можуть містити як елементи, що дозволяють виконувати тільки окремі зазначені вище операції, так і елементи, що забезпечують виконання багатьох операцій. Прикладом такого універсального регістра може бути регістр А (акумулятор) в ВІС мікропроцесора КР580ИК80А.