Построение сумматоров на логических элементах

Наличие логических элементов, реализующих логические операции, позволяет реализовать простейшие операции двоичной арифметики, а именно операции сложения и вычитания (через сложение с использованием дополнительных кодов). Рассмотрим, как из логических элементов можно сконструировать устройство для сложения двух двоичных чисел — так называемый одноразрядный сумматор. Это устройство должно формировать на выходе следующие сигналы:

0 + 0 = 0 (перенос в старший разряд) 0 (в данном разряде)

0 + 1 = 0 1

1 + 0 = 0 1

1 + 1 = 1 0

Составим таблицу истинности для этого сумматора, обозначив слагаемые X и Y, а результаты P (перенос в старший разряд) и Z (в данном разряде).

X	Y	P	Z

Логические выражения для формирования выходных сигналов данного разряда Z и переноса в старший разряд P имеют следующий вид:

P = X и Y

Z = (Х или Y) и [не (X и Y)]

Тогда схема одноразрядного сумматора будет иметь вид, представленный на рис.3.10. Такая схема зачастую называется одноразрядным полусумматором. Если необходимо построить многоразрядный (двух- и более) сумматор двоичных чисел, то в этом случае одноразрядный сумматор должен быть несколько усложнен; он должен быть видоизменен таким образом, чтобы учитывать перенос из предыдущего разряда.

Рис.3.10.Схема одноразрядного сумматора (полусумматора) на логических элементах.