Тема : Мікропроцесорний комплекс К1810

Мікропроцесорний комплекс серії К1810

Склад: К1810ВМ86 - центральний процесор (16 біт)

ВМ88 - центральний процесор з восьмибітової шиною даних;

ВМ87 - арифметичний співпроцесор;

ВМ59 - процесор вводу / виводу;

ГР84 - генератор тактових імпульсів;

ВГ88 - контролер системної шини;

ВБ89 - арбітр системної шини

ВТ02 - контролер для підключення динамічної пам'яті об'ємом

16 Кбайт

ВТ03 - контролер для підключення динамічної пам'яті об'ємом

64 Кбайт

ВН54 - інтервальний таймер

ВТ37 - контролер прямого доступу до пам'яті

ВН59 - програмований контролер переривань

ІР86/87 - шинні формувачі (з інверсією / без інверсії)

ІР82/83 - регістри-клямки (з інверсією / без інверсії)

Рис.1 Функціональна схема

У перший такт обміну на AD0-15 встановлюються молодші 16 біт адреси пам'яті або адреса зовнішнього пристрою, супроводжується ця інформація сигналом ALE. У другому такті обміну виставляються дані, які

Супроводжуються сигналом DEN. ALE і DEN управляють регістрами-клямками. AD16/ST3-AD19/ST6 - мультиплексованих лінії адреси стану.

У перший такт обміну видається 4 старших розряду адреси пам'яті, а при зверненні до зовнішнього пристрою - нулі. У другому такті видаються сигнали стану МП, причому сигнали ST3-ST4 визначають сегментний регістр

бере участь у формуванні фізичної адреси.

ST3	ST4	Рег.
		ES SS CS DS

Сегментні регістри. Беруть участь у формуванні фізичної адреси.

ST5 - дублює стан прапора дозволу переривань.

BHE - дозвіл старшого байта. Працює спільно з сигналом А0,

забезпечуючи механізм передачі інформації з ШД.

BHE	A0	Вид передачі даних
		Передається 16-ти бітне слово Передається старший байт AD8-AD15 Передається молодший байт AD0-AD7 Нема звернення

RD-сигнал читання.

WR - сигнал запису.

M / IO - звернення до пам'яті чи зовнішніх пристроїв.

DT / R - напрям передачі інформації:

«1» - в МП; «0» - з МП.

INTA, INTR - запит на маскируемое переривання (INTA - підтвердження

переривання).

NMI - запит на немаскіруемое переривання.

HOLD - запит на перехід в режим прямого доступу до пам'яті.

HLDA - підтвердження захоплення шини.

TEST - перевірочний вхід, використовується в команді WAIT для організації

неодружених тактів: «1» - МП виконує «0», з періодичністю 5 Т перевіряє

стан цього сигналу.

MN / MX - мінімальний / максимальний режими, що визначають конфігурацію

обчислювальної системи. MN-обмеження обсягу пам'яті і т.д.