Принципы построения кодирующих и декодирующих устройств циклических кодов

Кодирующие и декодирующие устройства циклических кодов строятся на основе регистров с обратными связями. Такие регистры иногда называют многотактными линейными переключающими схемами. При кодировании и декодировании циклических кодов получаемый остаток содержит число разрядов, равное показателю степени порождающего многочлена . Поэтому регистр с обратными связями (ОС) должен содержать ячеек памяти. Как ранее указывалось, столбцы проверочной матрицы являются остатками от деления одночлена на . Разделить же при помощи регистра с ОС это значит осуществить сдвиг записанной в этот регистр „1" на тактов после ввода ее в первую ячейку. Таким образом, при каждом сдвиге записанной в регистр „1” должен получаться остаток, соответствующий делению на . Следовательно, содержание регистра при каждом тактовом сдвиге должно соответствовать содержанию столбца проверочной матрицы.

В качестве примера на рис. 8.15 показаны схема регистра с ОС для порождающего многочлена и состояние ячеек этого регистра при сдвиге «1» записанных в первую ячейку (табл. 8.19). На конкретном примере покажем, что данный регистр производит операцию деления.

Пусть требуется закодировать кодовую комбинацию вида 1 1 0 1, многочлен которой имеет вид .

Разделим многочлен и отметим остатки, полученные перед каждым следующим тактом деления:

	х 6+ х 5+ х 3	х 3+ х +1
Å	х 6+ х 4+ х 3
	x 5+ х 4
Å	x 5+ х 3 + х 2
	x 4 +х 3 +х 2
Å	x 4 +х 2 + x
	х 3+ x
Å	х 3+ х +1
		- остаток

Рис. 8.15. Схема регистра с ОС для порождающего многочлена .

Табл. 8.19. К пояснению процесса кодирования

Деление сводится к последовательному сложению по модулю 2 делителя со старшими разрядами делимого или полученного остатка. Регистр с обратными связями производит аналогичные операции. Определим содержание регистра перед каждым тактом деления и сравним их с остатками, полученными путем обычного деяния.

Процесс деления в регистре производится только при поступлении "1" в цепь обратной связи. Поэтому содержание регистра, при котором "1" находится в последней ячейке, будет являться остатком перед следующим тактом деления. В табл. 8.19 показано содержание ячеек регистра по тактам. Сравнение остатков, полученных как при обычном делении, так и при делении с помощью регистра, показывает, что они полностью совпадают.

Регистры с обратными связями в соответствии с выбранным порождающим многочленом строятся по следующим правилам:

1. Число ячеек регистра выбирают равным степени порождающего многочлена .

2. Количество сумматоров по модулю 2 берется на единицу меньше числа ненулевых членов порождающего многочлена.

3. Входы всех ячеек регистра обозначают . Выход последней ячейки обозначается , а вход первой - .

Рис 8.16. Схема регистра с ОС для порождающего многочлена с обозначением .

4. Сумматоры по модулю 2 устанавливаются на входе тех ячеек, для которых в формуле порождающего многочлена имеет ненулевое значение. Например, для (рис. 8.16) сумматоры устанавливаются на входах ячеек 1 и 2 триггеров.

5. Выход последней ячейки соединяется со входами сумматоров.

6. Выходы предыдущих ячеек соединяются со входами последующих через сумматоры или без них, в зависимости от того, установлены они между ячейками или нет.

Рис.26.2 Кодирующее устройство

Структурная схема кодирующего устройства при порождающем многочлене показана на рис.8.17. В регистре с обратными связями передаваемая кодовая комбинация делится на исходный многочлен. При помощи линии задержки передаваемая комбинация смещается на разрядов (в данном случае =4), что равносильно умножению многочлена, отображающего передаваемую кодовую комбинацию, на .

Устройство функционирует следующим образом. Передаваемая кодовая комбинация последовательно подается на вход регистра и линии задержки. Ключ находится в положений «1» ключ - в положении «Включено» (рис.8.18).

После того как последний импульс с выхода линии задержки передан в линию связи, ключ . переключается в положение,, 2" - в положение „Выключено" и содержимое регистра (остаток от деления) передается в линию связи (рис.8.19).

Приведенная схема кодирующего устройства обладает одним существенным недостатком. Кодированное сообщение задерживается на число тактов, равное числу ячеек регистра. Устранить такой недостаток можно при использовании кодирующего.устройства без линии задержки. В качестве примера на рис.8.20 изображена структурная схема такого устройства с .

Регистры с обратными связями для таких кодирующих устройств строятся по правилам, указанным ранее. Однако один из сумматоров устанавливается не на входе первой ячейки памяти, а на выходе последней ячейки.

Декодирующие устройства также строятся на основе использования регистров с обратными связями. На рис.8.21 приведена структурная схема декодирующего устройства, предназначенного для обнаружения ошибок. После приема кодовой комбинации в регистре с обратными связями образуется остаток . Если этот остаток равен 0, то сигнал запрета на выдачу принятой кодовой комбинации потребителю не выдается.

При использовании циклических кодов в качестве кодов с исправлением ошибок схема декодирующего устройства усложняется.

Кратко рассмотрим методику построения таких декодирующих устройств для наиболее простого метода исправления ошибок -последовательного.

Этот метод основан на следующем свойстве. Если возникшая в кодовой комбинации ошибка исправляема, то после введения принятой кодовой комбинации в регистр с ОС можно восстановить вектор ошибок. После поразрядного сложения этого вектора с вектором, отображающим принятую кодовую комбинацию, ошибка исправляется. Структурная схема такого декодирующего устройства приведена на рис.8.22.

Принятая кодовая комбинация поразрядно поступает в регистр со сдвигом и в регистр с ОС. Затем принятая комбинация последовательным кодом через сумматор по модулю 2 (М2) выдается потребителю. В то время, когда искаженный разряд будет на выходе регистра со сдвигом, при исправляемых кодом ошибках содержание регистра с ОС будет вполне определенным. Селектор выделяет эту известную кодовую комбинацию и выдает на сумматор по модулю 2 импульс для исправления искаженного разряда. Одновременно в регистр с ОС записывается кодовая комбинация, при помощи которой устраняется влияние исправленного разряда на содержание этого регистра.

Рис 8.22. Декодирующее устройство с исправлением ошибок