Подключение микросхемы К580ВВ51 к МПС

Соединение выводов микросхемы с шинами микропроцессора и линиями по­следовательной передачи осуществляется с помощью буферных узлов, согла­сующих нагрузочные способности и уровни напряжений выводов с шинами и линиями передачи. Схема соединений показана на (рис. 3.10). Выводы Д0 – Д7 микросхемы K580BB5I соединены с ШД через шинный фор­мирователь.

+5

Из линии связи

Рис. 3.10. Схема соединения К580ВВ51 с МП и линией связи

VD2

R7

VD1

+5

R5

-12

VT5

+12

R4

VD5

VT2

R6

R3

VT1

R1

R8

+5

R2

Генератор

IOWR

IORD

:

A0

A7

ВВ51 TxD D7 D0   RxD TxC RxC

A1

:

Дешифратор

Для формирования кода выбора порта используются адресные линии AI - A7. Младший разряд адреса А0 подается непосредственно на вход С/D микро­схемы К580BB5I.

Для дешифрирования кода выбора порта может использоваться логическая схема на элементах типа И-НЕ или интегральный двоично-десятичный пре­образователь. Дешифрирование кода позволяет УСАПП взаимодействовать с микропроцессором, однако передача или прием данных из микропроцессора осу­ществляется лишь при подаче управляющих сигналов

RD или WR.

Для получения тактовых импульсов, определяющих скорость передачи дан­ных в линии связи, используется кварцевый генератор с повышенной часто­той колебаний, делитель частоты, понижающий частоту генератора до частоты 9600 Гц, которая подается на двоичный счет­чик для получения частот 4800, 2400, 1200 Гц, которые через муль­типлексор подаются на входы СПд и СПр (ТхС и RхC).

Последовательные данные, передаваемые из УСАПП в линию связи, имеют уровни, совместимые с ТТЛ сигналами. Уровни сигналов в телеграф­ных линиях связи и в линиях связи последовательного интер­фейса составляют от –15 В для логического 0 до +15 В для логической 1. Преоб­разование уровней ТТЛ сигнала +0,2 В и +5 В к уровням –12 В и +12 В телеграфных линий выпол­няет схема на трех логических элементах и трех транзисторах. Когда на выходе ТхD логический 0, то на выходе первого инвертора будет логичес­кая 1, при этом на базе VT1 будет логический 0 и транзистор будет открыт. На эмиттере VT2 также будет логический 0 и он закрыт, поэтому VТ3 также закрыт, следовательно, на выходе преобразователя уровней будет +12 В. Когда из выходе ТхD логическая 1, потенциалы на входах VT1 и VТ2 изменятся, что приве­дет к запиранию VT1 и открыванию VT2, а, следовательно, и VТ3, и поэтому на выходе преобразователя будет –12 В.

Прием с линии связи сигналов, имеющих уровень +12 В и –12 В, требует их преобразования к уровню ТТЛ +0,2 В и +5 В, что осуществляет схема из двух диодов VD1 и VD2, ре­зистора R7 и усилителя. Когда входное на­пряжение в линии связи будет +12 В, диод VD1 смещается в прямом направле­нии, что вызывает ограничение входного напряжения до +5 В. Это напряжение инверти­руется и подается на входы DSR и RxD на уровне логического 0.

Если на вход поступит –12 В, то откроется диод VD2, при этом напряже­ние на входе инвертора ограничится до уровня 0,6 В и на его выходе будет +5 В.

Бо­лее подробные сведения о работе микросхемы K580BВ5I можнополучить в [1] и [5].