D-триггер (триггер-задержки)

Асинхронный D-триггер (рисунок 5.18а) – это триггер с одним входом, и работает он следующим образом: значение сигнала на выходе Q в последующий такт равно значению сигнала на входе D в предыдущем такте. Наличие инвертора исключает запрещенные состояния входов R="1"; S="1".

Однако асинхронный D-триггер используется редко, так как его выход повторяет входной сигнал после окончания режима "состязаний". Наибольшее распространение получил синхронный D-триггер. Схема триггера приведена на рисунке 5.18б. При отсутствии синхроимпульсов (С="0") состояние триггера остается неизменным. При условии С="1" триггер передает на выход сигнал, поступивший на его вход D в предыдущем такте. Временные диаграммы работы синхронного D-триггера приведены на рисун-
ке 5.18в.

В отсутствии сигнала на входе С, на выходе D3 и D2 – логическая "1" и информационный сигнал на входе D не изменяет его состояния. Если подается тактовый импульс и при этом D="1", то на выходе D2 – "0". Этот сигнал, поступая на вход D4 (S'), устанавливает Q="1" и одновременно блокирует D5. При D="0" и С="1" на выходе D1 будет "1"; на выходе D2 в этом случае будет "0" и триггер станет в состояние Q = "0"; = "1". Таким образом, в D-триггере записывается та информация, которая была на входе D до прихода импульса синхронизации. Триггер осуществляет задержку установки сигнала на выходе на время от начала изменения сигнала на входе D до прихода тактового импульса. Состояние на выходе сохраняется до прихода тактового импульса.

В связи с этим D-триггер называют триггером задержки. Кроме входов D и С очень часто в схему триггера дополнительно вводят асинхронные входы R и S, что и показано на рисунке 5.18г

а б

C	D	Q
		0(1)
		0(1)

в г д

а – принципиальная схема асинхронного D-триггера; б – принципиальная схема синхронного D-триггера; в – временные диаграммы работы D-триггера; г) условное графическое обозначение D-триггера; д) таблица состояний.

Рисунок 5.18 – D-триггер