Теоретическое обоснование и логическое проектирование узлов устройства

2.1 Назначение и принцип построения матричных умножителей двоичных чисел

Умножителем называется комбинационное цифровое устройство, формирующее на выходе число Q, равное произведению входных двоичных чисел A и B [6, 7].

Условное графическое обозначение умножителя представлено на рисунке 3.

Рисунок 3 – Условное графическое обозначение умножителя

Предполагается, что числа A, B и Q представлены в двоичной позиционной системе счисления. При этом, если число A имеет n двоичных разрядов (a₀, а₁, …, а_n-1), число B имеет m двоичных разрядов (b₀, b₁, …, b_m-1), то для представления максимального значения произведения AB=()·() требуется n+m двоичных разрядов числа Q (q₀, q₁, …, q_n+m-1). Каждый разряд произведения является логической (переключательной) функцией аргументов a₀, а₁, …, а_n-1 и b₀, b₁, …, b_m-1, значения которого можно найти из таблиц умножения либо путем выполнения умножения для заданных значений аргументов. Однако прямой логический синтез схемы умножителя, основанный на представлении функции выражениями в булевой алгебре, ввиду громоздкости неэффективен. Исключения составляют простейшие случаи перемножения одноразрядных или двухразрядных двоичных чисел. Поэтому на практике используют методы синтеза, основанные на разложении операции умножения на последовательность простейших арифметических действий с одноразрядными числами. Полагая, что в двоичном представлении значения чисел A и B определяются выражениями:

произведение Q=AЧB можно записать в форме двойной суммы:

Группируя члены с одинаковыми весовыми коэффициентами преобразуем (2) к виду:

Из полученной формулы (3) видно, что для вычисления значения k-го разряда произведения необходимо выполнить совокупность произведений одноразрядных чисел (a_i, b_j), для которых сумма индексов i + j = k. Затем надо последовательно складывать эти произведения. При добавлении к сумме новых слагаемых возможно появление переноса в следующий k + 1-й разряд. Поэтому при нахождении k-го разряда произведения нужно к сумме членов (a_i, b_j) добавить все переносы, получаемые при сложении аналогичных членов для предыдущего k – 1 разряда.

Порядок, в котором производится сложение произведений (a_i b_j) и переносов из предыдущего разряда, значения не имеет.

Указанные действия мы выполняем, производя перемножение двоичных чисел на бумаге. Так, вычисляя произведение десятичных чисел делаем следующую запись:

Штриховой линией обведены произведения (a_ib_j), для которых сумма индексов i + j = 4. В результате сложения этих произведений получаем значение 1. Однако после прибавления переноса из предыдущего третьего разряда q₃ четвертый разряд результата q₄ принимает значение 0 и формируется перенос в следующий пятый разряд q₅.

Арифметическое перемножение одноразрядных чисел (a_ib_j) реализуется конъюнктором, поскольку логическое умножение совпадает с арифметическим.

В качестве элементарной ячейки умножителя используют устройство, показанное на рисунке 4 а.

Рисунок 4 – Элементарная ячейка умножителя. Логическая схема (а) и символическое обозначение (б)

Операция, реализуемая такой ячейкой, задается выражением ab + c + d, где a, b, c и d – одноразрядные двоичные числа. Результат, получаемый на выходе ячейки, представляется одноразрядной частичной суммой S и переносом C.

Из выражения (2) видно, что для нахождения произведения требуется получить mn одноразрядных произведений (a_ib_j), по одному для каждой возможной комбинации индексов i, j. Именно столько элементарных ячеек требуется для построения умножителя. Для наглядности представления структуры умножителя элементарные ячейки на структурной схеме целесообразно изображать в символической форме, как показано на рисунке 4 б. Поскольку такое обозначение содержит в явной форме сомножители a_i, b_j, участвующие в операции, реализуемой ячейкой, то связи, предназначенные для подведения к ячейкам этих сомножителей, можно на структурной схеме умножителя не обозначать.

Один из вариантов структурной схемы умножителя для m = n = 4 показан на рисунке 5.

Каждый горизонтальный ряд элементарных ячеек выполняет умножение числа A на один из разрядов множителя B и суммирует полученное произведение с результатом аналогичной операции, реализуемой предыдущим (верхним) рядом. При этом частичная сумма с выходов элементарных ячеек верхнего ряда поступает на входы d элементарных ячеек следующего за ним ряда. Входы c

Рисунок 5 – Умножитель четырехразрядных двоичных чисел.

Схема электрическая структурная

использованы для приема переноса, возникающего при сложении произведений (a_ib_i).

В результате сдвига вправо элементов каждого следующего горизонтального ряда по отношению к предыдущему на одну позицию в каждом столбце элементов сумма индексов сомножителей a_i, b_i совпадает с номером к столбца и индексом разряда q_k произведения, формируемого в этом столбце.

На суммирующие входы d самого верхнего горизонтального ряда элементов и на входы переноса c крайних левых элементов в каждом ряду подают нули. При этом на выходах элементов верхнего ряда формируется (n + 1) – разрядная частичная сумма S₀ = Ab₀. Младший разряд частичной суммы S₀ является младшим разрядом q₀ произведения AB, поскольку других произведений, кроме a₀b₀, сумма индексов которых равна 0, нет. Более старшие разряды частичной суммы S₀ складываются во втором ряду элементарных ячеек с произведением Ab₁, формируя на выходах следующую частичную сумму S₁, младший разряд которой является вторым по старшинству разрядом произведения q₁. Аналогично формируются частичные суммы S₂, S₃, причем значение частичной суммы S₃ определяет старшие разряды произведения (q₃,…,q₇).

Умножитель, построенный по схеме на рисунке 5, можно использовать как секцию умножителя с более высокой разрядностью.

Для определения быстродействия умножителя следует вычислить суммарное время выполнения операции умножения, которое определяется длиной критического пути прохождения сигнала со входа на выход. Для простоты длина критического пути оценивается максимальным числом элементарных ячеек, которые сигнал должен пройти от входного нулевого разряда сомножителя до старшего разряда результата. Для схемы, показанной на рисунке 5, длина критического пути в общем случае составляет n + 2 (m - 1) и, следовательно, равна 10.

Таким образом, для определения суммарной задержки распространения сигнала в умножителе необходимо определить задержку распространения сигнала в элементарной ячейке и умножить на длину критического пути. Задержка распространения сигнала в элементарной ячейке умножителя определяется суммой среднего времени задержки распространения сигнала в конъюнкторе и одноразрядном сумматоре.

Исходя из вышесказанного, суммарное среднее время задержки распространения сигнала в умножителе можно определить по формуле.

(4)

где t_{зд.р.ср.кон.} – среднее время задержки распространения сигнала одного конъюнктора, нс;

t_{зд.р.ср.сум.} – среднее время задержки распространения сигнала одноразрядного сумматора, нс.

2.2 Разработка логической схемы недвоичного счетчика с коэффициентом пересчёта К=11

При разработке логической схемы распределителя импульсов следует помнить, что коэффициент пересчета счетчика определяется числом выходов распределителя.

Необходимое число триггеров будет определяться как минимальное n, удовлетворяющее неравенству 2ⁿ≥К_пер. В данном случае число триггеров n=4.

В счетчике с коэффициентом пересчета К_пер=11 одинадцать состояний, причем каждый тринадцатый импульс сбрасывает счетчик в нулевое состояние. Если при включении счетчика он находится в запрещенном состоянии, то счетчик сбрасывается в нулевое состояние. Переход счетчика в новое состояние связан с переключением триггеров. Для переключения триггеров в требуемые состояния на их входах J и K необходимы определенные уровни сигналов. В таблице 1 показаны все возможные переходы состояний триггера и требуемые для этих переходов уровни сигналов на входах J и K.

Пусть к моменту подачи первого импульса счетчик находился в состоянии 0000. Под действием этого импульса должно быть обеспечено новое состояние 0001 (таблица 2). В триггере младшего разряда происходит переход вида 0®1, обеспечиваемый при следующих уровнях на информационных входах: J₀=1, K₀=X. В остальных триггерах происходит переход вида 0®0, который обеспечивается уровнями J₁=0, K₁=X, J₂=0, K₂=X, J₃=0, K₃=X. Эти значения внесены в клетки карт Карно для входов J и K всех триггеров, соответствующие состоянию счетчика 0000.

Таблица 1 – Таблица переходов JK-триггера

Вид перехода триггера	Уровни сигналов на входах
J	K
0®0		X
0®1		X
1®0	X
1®1	X
Примечание – Знак "X" означает произвольный уровень сигнала (0 или 1)

Пользуясь таблицей 2, можно заполнить карты Карно для входов J и K всех триггеров счетчика.

Таблица 2 - Таблица переходов счетчика с коэффициентом пересчета К_пер =11

Номер входного импульса

Текущее состояние

Следующее состояние

Уровни сигналов на входах триггеров

Q3

Q2

Q1

Q0

Q3

Q2

Q1

Q0

J0

K0

J1

K1

J2

K2

J3

K3

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

X

При этом следует помнить, что уровни сигналов на входах J и K являются логическими функциями текущего состояния триггеров и на картах Карно (рисунок 6) под Q₃, Q₂, Q₁, Q₀ понимается текущее состояние триггеров, т.е. перед поступлением на вход счетчика очередного импульса. На картах Карно знаком «Ф» обозначены неопределенные значения функций возбуждения входов J и K, соответствующие лишним состояниям счетчика.

Заполняем карты Карно. В них координаты клетки, в которую записываются значения функции (значения сигналов на входах), определяется по текущему состоянию счетчика. Следует помнить, что при минимизации не полностью заданных логических функций произвольные и неопределённые значения функции можно доопределять с целью упрощения результата минимизации. Следовательно, на картах Карно при записи результата минимизации в СДНФ в замкнутые области следует объединять клетки заполненные единицами, а также произвольными значениями логической функции.

Рисунок 7– Карты Карно для счётчика с коэффициентом пересчёта K_пер=11

Окончание рисунка 7

По картам Карно запишем следующие выражения для функций возбуждения входов J и K zвсех триггеров:

J₀=Q₃vQ₂Q₁ K₀=Q₀

J₁=Q₃Q₀vQ₂Q₀ K₁=Q₀vQ₃ (5)

J₂=Q₁Q₀Q₃ K₂=Q₃vQ₁Q₀

J₃=Q₂Q₁Q₀ K₃=Q₁vQ₂

По полученным логическим функциям возбуждения (5) построим логическую схему счетчика на JK-триггерах.

Работа счетчика (рисунок 8) поясняется временными диаграммами, приведенными на рисунке 9 (число входных импульсов N определяется по формуле N=K_пер+1).

Рисунок 8 - Логическая схема счетчика на JK-триггерах с коэффициентом пересчета K_пер=11

Рисунок 9 – Временные диаграммы работы недвоичного счетчика с коэффициентом пересчета K_пер = 11

Из временных диаграмм следует, что каждый тринадцатый импульс сбрасывает счетчик в исходное нулевое состояние.

2.3 разработка логической схемы матричного умножителя четырехразрядных двоичных чисел

Как отмечалось ранее, прямой логический синтез умножителя на практике не используется, ввиду громоздкости. Поэтому на основании структурной схемы умножителя разработаем логическую схему секции умножителя при m=n=4.

В данной логической схеме используются четырехразрядные двоичные сумматоры. Для передачи переноса от одной элементарной ячейки к другой в каждом ряду структурной схемы умножителя (рисунок 5) в сумматорах имеются внутренние связи.

Проверим правильность функционирования схемы на примере умножения заданных чисел A=13₁₀=1101₂ и B=10₁₀=1010_2, подавая на входы а₀, …, а₃ конъюнкторов разряды числа А, а на b₀, …, b₃ разряды числа В. После проверки, видим, что на выходах q₀, … q₇ совпадает с числом 10000010, получившимся в результате умножения в разделе 1. Это значит, что логическая схема функционирует правильно.