Метод асинхронного моделирования

Реальный логический элемент ЛЭ переключается за какое-то конечное время, зависящее от технологии изготовления, условий эксплуатации, емкостей нагрузки и т.д. Прохождение сигнала последовательно через несколько ЛЭ будет приводить к накоплению времени задержки и возникновению сдвига во времени выходного сигнала по отношению ко входному. Наличие задержки и порождаемого ею временного сдвига сигналов может приводить к появлению на выходе отдельных ЛЭ и всей схемы в целом кратковременных сигналов, не предусмотренных БФ, реализуемой схемой. Как иллюстрацию рассмотрим схему на рисунке 3.6.

t₁-время задержки инвертора;

t₂-время задержки элемента 2И

Рисунок 3.6

Данная схема реализует функцию, т.е. константу 0 независимо от входного сигнала X. Однако в переходном процессе в результате задержки срабатывания ЛЭ возможна ситуация, когда на обоих входах элемента 2И будут логические единицы, что может привести к появлению на выходе схемы логической 1 (см. рисунок 3.6 б). Рассмотренный случай возможен при задержке срабатывания второго элемента больше, чем первого. Такое явление называется риском сбоя. Различают статистический и динамический риски сбоя.

При статическом риске сбоя до и после переходного процесса состояние выходного сигнала одно и то же, а во время переходного процесса возможно кратковременное появление противоположного сигнала.

При динамическом риске сбоя до и после переходного процесса состояния выходного сигнала противоположные, но в переходном процессе выходной сигнал несколько раз меняет свое значение. Динамический риск сбоя возможен в схеме (рисунок 3.7).

В данном примере динамический риск сбоя на выходе КС сопровождается статическим риском на выходе элемента 1. Как видно из временных диаграмм, риск сбоя имеет место при наличии определенного временного сдвига между сигналами, поступающими на вход ЛЭ. Нежелательные сигналы на выходе могут и отсутствовать при другом соотношении временных сигналов, однако принципиальная возможность их появления является фактором, снижающим надежность работы схемы. Поэтому очень важно уметь обнаруживать и устранять такие явления.

3.1.4. Канонический метод синтеза комбинационных схем

Задача синтеза решается в тех случаях, когда необходимо построить
комбинационную схему с заданной логикой работы. Логика работы
комбинационной схемы представляет собой правила соответствия входных и
выходных сигналов. Логика работы комбинационных схем может быть
описана одним из следующих способов:
þ словесное описание;
þ описание при помощи таблиц;
þ аналитическое описание.

Особенности различных способов описания будут рассмотрены далее на
примерах.

Синтез комбинационных схем в общем случае выполняется в следующем
порядке:

F формализация задания;

F составление таблицы истинности;

F запись логической функции в СДНФ (в совершенной дизъюнктивной

нормальной форме);
F минимизация логической функции;
F выбор системы логических элементов;
F преобразование логической функции к виду, удобному для реализации на

выбранной системе элементов;
F составление функциональной схемы;
F проверка работоспособности синтезированной схемы.
Содержание операций на каждом этапе синтеза рассмотрим на примере.

Пример.Синтезировать мажоритарную схему голосования 2 из 3-х.
Такая схема имеет три входа и один выход. На каждый вход может поступать
сигнал 0 или 1. Сигнал на выходе схемы выбирается из значений входных
сигналов по принципу большинства, как при голосовании. Выходной сигнал
равен 1, если, по крайней мере, сигналы на двух входах равны 1.

F 1. Формализация задания. При формализации задания определяется количество входов и выходов схемы, определяется алфавит входных и выходных сигналов, принимаются обозначения входов и выходов. В данном случае количество входов и выходов известно. Обозначения входов и выходов, а также алфавит входных и выходных сигналов показаны на рисунке 3.8.

Рисунок 3.8

F 2. Составление таблицы истинности. В таблице истинности перечисляются все комбинации; входных сигналов и для каждой из них задается значение сигнала на выходе схемы. Поэтому число столбцов таблицы равно суммарному количеству входов и выходов схемы, а число строк - количеству комбинаций входных сигналов. Это количество определяется путем возведения числа 2 в степень, равную числу входов схемы. Для данного примера число строк таблицы (не считая заглавной) равно 8. Значения выходного сигнала в таблице истинности определяется в соответствии с назначением синтезируемой схемы.

Таблица истинности для мажоритарной схемы голосования 2 из 3-х имеет вид таблицы 3.5.

Таблица 3.5

Входы	Выход
a	b	c	Y

F 3. Запись логической функции в СДНФ. По таблице истинности запишем
логическую функцию Y в следующем виде:

(3.1)

F 4. Минимизация логической функции. В формуле (3.1.) каждая из первых
трех конъюнкций может быть объединена с последней, например:

(3.2)

Y= ab Ú ac Ú bc

В результате минимизации получим минимальную форму логической
функции, которая имеет следующий вид:

(3.3)

F 5. Выбор системы логических элементов. Пусть задана система элементов
И, ИЛИ, НЕ. В этом случае логическую функцию не нужно преобразовывать.

F 6. Преобразование логической функции. Преобразование не выполняется.

F 7. Составление функциональной схемы. При составлении схемы
проводится анализ логической функции. В данном случае логическая функция
состоит из трех конъюнкций, соединенных знаком дизъюнкции. Идея составления схемы заключается в том, что каждая элементарная логическая операция (конъюнкция и дизъюнкция) реализуется соответствующим логическим элементом (элементом И и элементом ИЛИ). Тогда для данной схемы потребуются три элемента И нa два входа каждый и один элемент ИЛИ на три входа. Общий вид схемы приведен на рисунке 3.9.

F 8.Проверка работоспособности схемы. Работоспособность схемы проверяется методом синхронного моделирования. Для каждой комбинации входных сигналов в соответствии с логикой работы используемых элементов определяются значения сигналов на входах и выходах всех элементов, начиная с входных сигналов схемы. Значения выходных сигналов должны совпадать с данными таблицы истинности. При большом количестве входов такая проверка требует много времени и обычно выполняется при помощи специальных программ на ЭВМ.

На рисунке 3.9 показаны значения сигналов для комбинации входных
сигналов а = 0, b = 1, с = 1. При этом значение выходного сигнала (Y = 1)
совпадает с данными таблицы истинности.

Рассмотрим пример синтеза схемы, имеющей четыре входа.

Пример.Пусть необходимо построить комбинационную схему, которая
сравнивает два двухразрядных двоичных числа (А и В) и выдает сигнал 1,
если А < В.

F 1. Формализация задания. Пусть А = ab и В = cd, где а и с - старшие
разряды чисел А и В, b и d - младшие разряды. Тогда схема сравнения
может иметь общий вид, приведенный на рисунке 3.10.

F 2. Составление таблицы истинности. Таблица истинности для данной схемы приведена в виде таблицы 3.6.

Таблица 3.6

Входы	Выход
А	В
a	b	c	d	Y
Продолжение таблицы 3.6

F 3. Запись логической функции в СДНФ. Из таблицы 3.6 получим:

(3.4)

F 4. Минимизация логической функции. Используя известное соотношение

(3.5)

перепишем (3.4) в следующем виде:

5.Выбор системы элементов. Пусть задана система элементов И, ИЛИ, НЕ.

F 5, 6.При заданной системе элементов преобразование не требуется.

F 7.Построение функциональной схемы. Функциональная схема, соответствующая логической функции (3.6), приведена на рис. 3.11.

F 8. Проверка работоспособности схемы. Проверим работу схемы для случая,
когда на вход схемы поступает следующая комбинация сигналов:

а=1, b=0,c=0, d=l (A=10, В=01, А>В).

Значения сигналов на входах и выходах элементов схемы показаны на рисунке 3.11. При заданных входных сигналах на выходе схемы формируется выходной сигнал Y = 0, что соответствует таблице истинности.

Контрольные вопросы

ü1.В чем заключается формализация задания при синтезе комбинационной

схемы?
ü2. Что такое совершенная дизъюнктивная нормальная форма логической

функции?

üЗ.Как записать логическую функцию по таблице истинности?
ü4.Для чего выполняется минимизация логических функций?
ü5.Как по логической функции составить комбинационную схему?
ü6.Как проверить правильность работы комбинационной схемы?
ü7.Почему при синтезе комбинационной схемы на элементах И-НЕ (ИЛИ-НЕ)

необходимо преобразование дизъюнктивной формы логической функции?
ü8.В чем заключается задача синтеза комбинационной схемы?
ü9.В чем заключается задача анализа комбинационной схемы?

ü10.От чего зависит значение сигнала на выходе комбинационной схемы?

ü11. Как оценивается сложность комбинационной схемы?

ü12. Что такое ранг схемы?

ü13. Как составляется схемный список?

ü14. Что такое единичное и нулевое покрытие?

ü15. Поясните сущность метода p-алгоритма.

ü16. В чем заключается метод синхронного моделирования?

ü17. В чем заключается метод асинхронного моделирования?

ü18. Что такое риск сбоя?