Параллельные АЦП

Структурная схема параллельного АЦП приведена на рисунке 24.4, она состоит из линейки резисторов, источника эталонного напряжения и линейки компараторов. Резисторы образуют многоуровневый делитель, напряжения на выходе которого растут от до и задают пороговые уровни компараторов. При подаче на инвертирующие входы компараторов входного сигнала на выходе компараторов получим квантованный сигнал в унитарном коде, который с помощью приоритетного шифратора преобразуется в двоичный код или в двоично-десятичный.

Рисунок 24.4 - Структурная схема параллельного АЦП

Дискретизация происходит за счет подачи тактирующего сигнала на вход С, с приходом которого код появляется на выходе дешифратора. Время преобразования составляет период следования тактирующих импульсов. Тактирующие преобразователи являются самыми быстрыми и могут работать с частотой дискретизации свыше 100 МГц. Максимальная частота ограничена задержкой в срабатывании компараторов. Основной недостаток - большое количество резисторов и компараторов. Так, для реализации 12 – разрядного АЦП их потребуется по 4096 штук, это сказывается на геометрических размерах микросхемы. Кроме того, потребляемая ими мощность превышает несколько милливатт, что ограничивает их применение в аппаратуре с автономным питанием.