Процесори AMD K5 PR75/90/100/120/133/166

виконані за гібридною СISС / RISC -архітектурою і мають ускладнений конвеєр з п'ятьма блоками оброблення даних, що функціонують паралельно. На відміну від процесорів Pentium у цих процесорах можуть одночасно виконуватися команди з плаваючою комою, завантаження (зберігання) та переходу. Великий набір і можливість динамічного перейменування регістрів і наявність блока завантаження (зберіган­ня) дають змогу виконувати дві операції за один цикл вибір­ки з пам'яті. У процесорі використовується передбачення розгалужень та зміна порядку виконання команд. Кеш-пам'ять команд має ємність 16 Кбайт, а кеш-пам'ять даних — 8 Кбайт.

Процесори AMD-K6 ММХ мають роздільну кеш-па­м'ять даних і команд першого рівня ємністю по 32 Кбайт. Кеш-пам'ять даних є двопортовою і підтримує зворотний запис. Кеш-пам'ять команд має додаткову область для попе­редньо декодованих команд. Кожна команда має біти пере-декодування, які вказують на зміщення початку наступної команди у кеш-пам'яті. Внутрішньої вторинної кеш-пам'яті немає. Процесор підтримує логіку передбачення розгалужень, використовуючи таблицю історії розгалужень з 8192 елемен­тів; кеш-пам'ять адрес переходу та стек повернення, які за­безпечують імовірність правильного передбачення переходу понад 95 %.

На відміну від процесорів Intel P54 і Intel P55, процесор AMD-K6 ММХ вбудованих засобів підтримки мультипроце-сорних систем не має, включаючи АРІС. У ньому немає сигна­лу перевірки шинних операцій (BUSCHK) і зоидового режи­му, а також не виводяться сигнали точок зупинки та моніто­рингу продуктивності. У процесорі використовується спекулятивне виконання зі зміною послідовності команд, попереднє посилання даних, перейменування регістрів.

Процесори AMD-K6-2 з технологією 3DNow! ви­конано за технологією 0,25 мкм. Вони характеризуються швид­кодіючою вбудованою кеш-пам'яттю другого рівня ємністю 256 Кбайт, кеш-пам'яттю першого рівня ємністю 64 Кбайт. Процесор має ефективну RISC архітектуру і поліпшений блок обчислень з плаваючою комою. Частота ядра процесора має значення від 300 до 400 МГц. Частота шини — 100 МГц.

Процесори Cyrix 6 × 86 (Мі) мають можливість дина­мічного перейменування регістрів, зміни порядку виконання команд, спекулятивне виконання, передбачення переходів.

Процесори містять дві кеш-пам'яті: уніфіковану первинну кеш-пам'ять ємністю 16 Кбайт, що використовується як для команд, так і для даних, та додаткову 256-байтову кеш-па­м'ять команд. Виділена кеш-пам'ять команд дає змогу уникати конфліктів у разі звернення до даних і команд у спільній кеш-пам'яті. Процесор здатний одночасно виконувати цілочислові команди та команди з плаваючою комою. Етапи циклу виконання команди такі:

• вибірка команди F;

• декодування команди (стадія 1) D 1;

• декодування команди (стадія 2) D 2;

• обчислення адреси (стадія 1) AC 1;

• обчислення адреси (стадія 2) AC 2;

• виконання ЕХ;

• запис результату WB.

Етапи декодування та обчислення адреси конвеєризовано, причому забезпечено можливість перевпорядкування команд на етапах ЕХ і WB. Існує версія низьковольтних проце­сорів для мобільних застосувань.

Процесори Cyrix 6 × 86МХ — удосконалений варіант процесора М 1, в який додатково введено можливість виконання набору з 57 мультимедійних команд, сумісних з ММХ-розширенням, та підвищено тактову частоту. Процесор містить дві кеш-пам'яті: чотиривходову асоціативну кеш-пам'ять ємніс­тю 64 Кбайт зі зворотним записом та високошвидкісну кеш-пам'ять команд ємністю 256 байт. Для мобільних застосу­вань передбачено ефективну систему керування енергоспо­живанням.