Рмс. 15.36

Рис. 15.37 Рис. 15.38

Рис. 15.39

Рис. 15.40

Рис. 15.41

Сбрасываемый интегратор. Сброс интегратора (рис. 1541, а) осуществляется при поступлении на управляющий вход положитель­ного импульса. Первый транзистор работает в нормальном режиме. При напряжении на интегрирующем конденсаторе больше 0,7 В транзистор VII обладает достаточным коэффициентом пере­дачи тока и шунтирует значительный ток. При напряжении на кон­денсаторе меньше 0,7 В коэффициент передачи транзистора падает. Для уменьшения остаточного напряжения на конденсаторе исполь зуется инверсное включение транзистора VT2. В этом случае непо­добранные транзисторы дают около 20 мВ. На рис. 1541, б при­ведена зависимость остаточного напряжения от управляющего

Рис. 15.42

Интегратор на ОУ со сбросом на транзисторах. Интегратор (рис. 15 42, а, б) построен на ОУ, в цепь ООС которого включен конденсатор. Для разряда конденсатора в схему введены два тран­зистора, которые находятся в закрытом состоянии. С приходом уп­равляющего напряжения положительной полярности один из тран­зисторов открывается. При любой полярности выходного сигнала ОУ транзисторп работают в нормальном режиме. Через этот тран­зистор протекает основной ток разряда конденсатора. Инверсное включение транзистора уменьшает остаточное напряжение на кон­денсаторе. Зависимость остаточного напряжения от управляющего сигнала показана на рис. 15 42, в. Время разряда конденсатора с б В до 10 мВ составляет меньше 1 икс.

Рис. 15.43

Интегратор с разрядным полевым транзистором. В качестве разрядного ключа в сбрасываемом интеграторе (рис. 15.43, а) при­менен полевой транзистор. В нормальном состоянии он закрыт. С приходом управляющего сигнала транзистор открывается и входит в насыщение. В зависимости от амплитуды управляющего сиг­нала остаточное напряжение может менять знак. Это связано с тем, что часть управляющего напряжения проходит через открытые n -р переходы полевого транзистора. На графиках рис. 15.43, б, в при­ведены характеристики интегратора.

Рис. 15.44

Увеличение постоянной времени RС--цепи. Для сравнительно небольших номиналов цепочки RC устройство (рис. 15.44) позволяет получить большие постоянные времени интегрирования. Постоян­ная времени цепочки R3, С увеличивается в 10⁴ раз. Выходные сиг­налы ОУ являются противофазными. Дрейф и уровень шума опре­деляются- так же, как для усилителя с замкнутой ОС. Поскольку коэффициент усиления интегральной микросхемы DA2 равен еди­нице, то общее усиление определяется коэффициентом усиления первой микросхемы.

Рис. 15.45

Транзисторный дифференциатор. Дифференциатор (рис. 15.45, а) построен на основе транзисторного каскада с ОБ. Частотные харак­теристики для низких и высоких частот показаны на рис. 15.45, б. Как видно из рисунков, амплитуда выходного сигнала пропорцио­нальна частоте. На высоких частотах при С1<10 нф наблюдается явление резонанса, которое обусловлено паразитными емкостями транзисторов.