Лабораторная работа №18

Тема: Ознакомление со схемой устройств контроля четности.

Цель: Исследовать устройство контроля четности с помощью логического конвертора, рассмотреть работу микросхемы 74280.

Приборы и устройства: персональный компьютер, программаEWB 5.12.

Операция контроля четности двоичных чисел позволяет повысить надежность передачи и обработки информации. Ее сущность заключается в суммировании по модулю 2 всех разрядов с целью выяснения четности числа, что позволяет выявить наиболее вероятную ошибку в одном из разрядов двоичной последовательности. Например, если при передаче кода 1001 произойдет сбой во втором разряде, то на приемном пункте получим код 1101- такую ошибку в общем случае определить затруднительно. Если же код относится к двоично-десятичному (8-4-2-1) коду, то ошибку легко обнаружить, поскольку полученный код (десятичный эквивалент- число 13) не может в принципе принадлежать к двоично-десятичному.

Обнаружение ошибок путем введения дополнительного бита четности происходит следующим образом: на передающей стороне передаваемый код анализируется и дополняется контрольным битом до четного или нечетного числа единиц в суммарном коде. Соответственно суммарный код называется четным или нечетным. В случае нечетного кода дополнительный бит формируется таким образом, чтобы сумма всех единиц в передаваемом коде, включая контрольный бит, была нечетной. При контроле четности все, естественно наоборот. Например, в числе 0111 число единиц нечетно. Поэтому при контроле нечетности дополнительный бит должен быть нулем, а при контроле четности единицей. На практике чаще всего используется контроль нечетности, поскольку он позволяет фиксировать полное пропадание информации (случай нулевого кода во всех информационных разрядах). На приемной стороне производится проверка кода четности. Если он правильный, то прием разрешается, в противном случае включается сигнализация ошибки или посылается передатчику запрос на повторную передачу.

Рис. 1 Схема формирования бита четности четырехразрядного кода.

Схема формирования бита четности для четырехразрядного кода показана на рис. 1. Она содержит четыре элемента “Исключающее ИЛИ”, выполняющих функции сумматоров по модулю 2 (без переноса) и состоит из трех ступеней. На первой ступени попарно суммируются все биты исходного кода на входах А, В, С, D. На второй ступени анализируются сигналы первой ступени, и устанавливается четность или нечетность суммы входного кода. На третьей ступени полученный результат сравнивается с контрольным сигналом на входе Е, задающим вид используемого контроля, в результате чего на выходе F формируется пятый дополнительный бит четности, сопровождающий информационный сигнал в канале передачи.

Результаты моделирования формирователя показаны на рис. 2 в виде таблицы истинности из 32 возможных двоичных комбинаций и булева выражения (из 32 возможных комбинаций на рис. 2 видны только первые 16, остальные просматриваются с помощью линейки прокрутки). Для просмотра составляющих булева выражения необходимо мышью поместить курсор в дополнительный дисплей и передвигать его клавишами управления курсором.

Рис. 2. Результаты моделирования схемы на рис. 1.

В библиотеке программы EWB схема проверки на четность и нечетность представлена микросхема ИМС 74280 (аналог-К555ИП5), схема включения показана на рис. 3. ИМС 74280 имеет 9 входов (А, В, I) и два выхода (EVEN, ODD), один из которых - инверсный. Вход I используется для управления видом контроля (0- контроль четности, 1-контроль нечетности) и управляется переключателем Z (управляется с клавиатуры одноименной клавишей). Вывод NC- not connection-пустой, т. е. Внутри ИМС к нему ничего не подключено.

Рис. 3 Схема подключения ИМС 74280

Правильность функционирования схемы на рис. 3 проверяется с помощью генератора слова. При этом тип контроля (четности или нечетности) выбирается переключателем Z; на входы рассматриваемого устройства подаются различные двоичные комбинации; состояние выходов ИМС контролируется подключенными к ним светоиндикаторами (логическими пробниками).

Порядок выполнения работы.

1. Собрать схему устройства контроля четности на логических элементах (см. рис.1) и исследовать ее с помощью логического конвертора.

2. Из представленных на экране логического преобразователя данных (рис. 2) выберите комбинации, относящиеся к контролю четности и нечетности, а также соответствующие им слагаемые и булева выражения.

3. Собрать схему устройства контроля четности на микросхеме 74280. Проверьте правильность функционирования схемы на рис. 3, подавая на входы двоичные комбинации с генератора слова.

Контрольные вопросы и задания.

1. Какое назначение имеют формирователи кода четности, где они могут быть использованы?

2. Какая форма контроля четности чаще всего используется на практике, почему?

3. Назовите входы МС 74280 и их назначение опишите работу микросхемы.

Содержание отчета.

1. Схема формирования бита четности четырехразрядного кода, таблица истинности и уравнение устройства.

2. Схема подключения микросхемы 74280.

3. Ответы на контрольные вопросы.

Лабораторная работа №19.

Тема: Ознакомление с устройством цифровой компаратор.

Цель работы: Изучить работу одноразрядного цифрового компаратора на логических элементах с использованием логического компаратора.

Приборы и устройства: персональный компьютер и программа EWB 5.12.

Цифровые компараторы (от английского слова compare сравнивать) выполняет сравнение двух чисел А В одинаковой разрядности, заданных в двоичном или двоично-десятичном коде. В зависимости от схемного исполнения компараторы могут определять равенство А=В или неравенства А>B, A<B. Результат сравнения отображается в виде логического сигнала на одноименных выходах.

Цифровые компараторы применяются для выявления нужного числа (слова) в цифровой последовательности, для отметки времени в часовых приборах для выполнения условных переходов в вычислительных устройствах, а также в адресных селекторах.

Схема одноразрядного компаратора приведена на рис.1. компаратор. Компаратор состоит из двух элементов НЕ, четырех элементов И одного элемента ИЛИ – НЕ.

Рис.1. Схема одноразрядного цифрового компаратора.

Для исследования компаратора к нему подключен логический преобразователь. Подсоединяя его клемму OUT к каждомувыходу компаратора, можно получить таблицу истинности и булево выражение для каждого режима работы компаратора. Для случая А=В, показанного на рис.1, результаты моделирования представлены на рис.2, откуда видно, что условию А=В соответствуют две комбинации сигналов на входе: А=В=1 или А=В=0. Этому условию и отвечает булево выражение на дополнительном дисплее.

Рис.2. Результаты моделирования цифрового компаратора на рис.1.

Порядок выполнения работы.

1. Собрать схему, изображенную на рис.1.

2. Провести исследования ее при помощи логического конвертора в режимах А=В, А>В, А<В.

3. Проанализировать полученные результаты.

Контрольные вопросы.

1. Какие функции выполняет цифровой компаратор?

2. В каких устройствах может быть использован цифровой компаратор?

Содержание отчета.

1. Схема цифрового компаратора.

2. Таблицы истинности и логические уравнения для всех выходов компаратора.

3. Ответы на контрольные вопросы.

Список используемой литературы.

1. Браммер Ю.А., Пащук И.Н. «Импульсные и цифровые устройства», М.: Высш. шк., 2002

2. Калабеков Б.А. «Цифровые устройства и микропроцессорные системы», М.: Горячая линия – Телеком, 2005.

3. Кардашев Г.А. «Цифровая электроника на персональном компьютере. Electronics Workbench и Micro - Cap». – М.: Горячая линия – Телеком, 2003.

4. Карлащук «Электронная лаборатория Elektronics Workbench»