Лабораторная работа № 7

Тема: «Исследование демультиплексоров. Синтез схем на логических элементах и библиотечных микросхемах».

Цель работы: построение схем демультиплексоров на логических элементах и исследование работы схемы помощью ключей индикаторов и светоизлучающих диодов, ознакомление с работой микросхем демультиплексоров.

Приборы и оборудование: персональный компьютер и программа EWB 5.12.

Эти функциональные узлы выполняют обратную по отношению к мультиплексорам операцию над сигналами: цифровая информация, происходящая по одной линии, передаётся по выбору на одну из нескольких выходных линий. Тот же двухпозиционный ключ (Switch),используемый так, чтобы он имел один вход, который можно было бы соединить с одним из двух выходов, является простейшим контактным демультиплексором. Выбор выходных линий в демультиплексорах осуществляет соответствующей адресацией в двоичном коде. Работа демультиплексора, таким образом, также аналогична работе переключателя, только теперь он из одного входа коммутирует сигнал на любой из многих своих выходов. На рабочем поле УГО микросхемы демультиплексора сокращённо пишут DE-MUX (от англ.DEMULTIPLEXOR) или DMX.

Состояние простейшего демультиплексора 1×2, т.е. имеющего на один информационный вход D два выхода Y₀ иY₁ с адресацией по входу А, описывается следующей таблицей:

А	Y0	Y1
	D
		D

Из данной таблицы:

Y₀=AD и Y₁=AD

Эти уравнения реализуются двумя элементами AND и

одним инвертором (см. рис. 1)

Рис.1. Логическая структура демультиплексора 1х2.

Демультиплексор 1-4 имеющий на один информационный вход D четыре выхода Y₀…Y₃c адресами А и В, описывается следующей таблицей:

B	A	Y0	Y1	Y2	Y3
		D
			D
				D
					D

По этой таблице составляем уравнения демультиплексора:

Y0=A’B’D; Y1=AB'D; Y2=A’BD; Y3=ABD

Отсюда видно, что для реализации демультиплексора 1´4 необходимо иметь четыре трехвходовых БЛЭ AND и два инвертора (см. рис.2.)

Рис.2. Логическая структура демультиплексора 1х4 EWB.

Логические функции демультиплексора отличаются от логических функций аналогичного дешифратора только множителем D: при D=1. демультиплексор функционирует как дешифратор. Поэтому вход разрешения микросхем дешифратора может служить информационным входом демультиплексора. Примером может служить микросхема ТТЛ74139, имеющая в одном корпусе два дешифратора/ демультиплексора. Таблица истинности этой микросхемы показана на рис 3. При подаче на расширяющий вход (Enable G) лог.1 выбранный выход также переводится в состояние 1 и наоборот.

Рис.3. таблица истинности МС 74139.

Сборка схем на микросхеме 74139 показана на рис.4, в связи с тем, что выходы этой микросхеме инверсные, в программе EWB в качестве выходных индикаторов (как и ранее в подобных случаях) использованы светоизлучающие диоды, снабженные здесь еще токоограничивающими резисторами R1-R4 для корректности моделирования.

Рис.4. Демультиплексор 1х4 на МС 74139.

Порядок работы.

1. Соберите схему демультиплексора 1х2 на логических элементах, изображенную на рис.1 и исследуйте ее работу.

2. Соберите схему демультиплексора 1х4 на логических элементах, изображенную на рис.2 и исследуйте ее работу.

3. Соберите схему демультиплексора 1х4 на микросхеме 74139, изображенную на рис.4 и исследуйте ее работу в режиме дешифратора и в режиме демультиплексора.

Контрольные вопросы.

1. Что такое демультиплексор, для решения каких задач его можно применить?

2. Назовите выводы микросхемы 74139 и их назначение.

Содержание отчета.

1. Схема демультиплексора 1´2, таблица истинности и уравнение демультиплексора.

2. Схема демультиплексора 1´4 на логических элементах, таблица истинности и уравнение демультиплексора.

3. Схема демультиплексора 1´4 на микросхеме 74139.

Лабораторная работа №8.

Тема: «Исследование сумматоров. Синтез сумматоров на элементах и на микросхемах».

Цель работы: «Исследовать полусумматор, полный сумматор, многоразрядный сумматор. Синтезировать восьмиразрядный сумматор».

Приборы и устройства: персональный компьютер, программа EWB 5.12.

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используются также для формирования физического адреса ячеек памяти в МП с сегментной организацией памяти. В программе EWB арифметические сумматоры представлены в библиотеке Comb`I двумя базовыми устройствами, показанными на рис.1: полусумматором и полным сумматором.

Рис.1. Полусумматор, полный сумматор.

Они имеют следующие назначения выводов: А, В - входы слагаемых, S -результат суммирования С0 – выход переноса, СI - вход переноса.

Для исследования внутренней структуры и логики функционирования сумматоров подходит логический преобразователь. После подключения полусумматора к преобразователю согласно рис.2 последовательно нажимая кнопки.

В результате получаем таблицу истинности и булево выражение. Сравнивая полученные данные с результатами исследования базовых логических элементов в предыдущем разделе, приходим к выводу, что при подключении выхода S полусумматора к зажиму OUT преобразователя (рис.2), он выполняет функции элемента «Исключающее ИЛИ». Подключив клемму OUT преобразователя к выходу С0 - полусумматора и проделав аналогичные действия приходим к выводу, что в таком включении полусумматор выполняет функции элемента И. Следовательно эквивалентная схема полусумматора имеет вид, показанный на рис.4

Рис.3.Исследование

полусумматора. Рис.4. Функциональная схема полусумматора.

Многоразрядный сумматор создается на базе одного полусумматора и n- полных сумматоров. В качестве примера на рис.5 приведена структура четырехразрядного сумматора. На входы А1, А2, А3, А4 и В1, В2, В3, В4 подается первое и второе слагаемые соответственно, а с выходов S1,S2,S3,S4 снимается результат суммирования также одновременно.

Рис.5. Схема четырехразрядного полного сумматора.

Некоторые типы сумматоров выпускаются в интегральном исполнении и являются однокристальными устройствами. В качестве примера рассмотрим работу КМОП микросхемы 4008, являющейся четырехразрядным полным сумматором. Она состоит из четырех одноразрядных сумматоров и схемы ускоренного параллельного переноса. Занесение в данный сумматор двух четырехразрядных слагаемых производится на входы А3, А2, А1, А0 и В3, В2, В1, В0 на все разряды одновременно результат снимается с выходов S3, S2, S1, S0 тоже одновременно см. рис.6. Для удобства отсчета вводимых и выводимых чисел использованы семисегментные индикаторы. На входе переноса из предыдущего разряда CIN добавлен ключ 1. Этот вход и выход переноса COUT контролируются логическими пробниками.

Сумматоры на микросхемах можно соединять друг с другом, подключая выход COUT предыдущей микросхемы к входу CIN последующей. Так из двух микросхем 4008 можно составить восьмиразрядный двоичный сумматор.

Рис.6 Полный сумматор на микросхеме 4008 (EWB)

Порядок выполнения работы:

1. Исследуйте полусумматор, используя логический конвертор. Запишите таблицу истинности и логические выражения для сигналов S и С0.

2. Выясните внутреннюю структуру полного сумматора, пользуясь схемой его подключения к логическому преобразователю и принимая во внимание методику решения аналогичной задачи для полусумматора.

3. Соберите схему четырехразрядного сумматора из полусумматора и полных сумматоров и исследуйте ее работу при помощи генератора слова трех семисегментных индикаторов для четырехразрядных чисел А, В и их суммы S и одноразрядного индикатора для сигнала переноса p.

4. Соберите схему полного сумматора на микросхеме 4008 рис.6 и исследуйте ее работу. Проверьте работу ИМС 4008 в режиме сумматора с переносом (на вход CIN подайте сигнал логической единицы).

5. Соберите на ИМС 4008 восьмиразрядный сумматор и исследуйте его.

Контрольные вопросы:

1. Чем отличается полусумматор от полного сумматора?

2. Опишите работу ИМС 4008, а также назначение ее входов и выходов.

Содержание отчета.

1. Схемы подключения полусумматора к логическому конвертору и таблицы истинности для сигналов суммы и переноса.

2. Схемы подключения полного сумматора к логическому конвертору и таблицы истинности для сигналов суммы и переноса.

3. Схема четырехразрядного сумматора на полусумматоре и полных сумматорах по ГОСТ с приборами для ее исследования.

4. Схема полного четырехразрядного сумматора на ИМС 4008.

5. Схема восьмиразрядного сумматора на ИМС 4008.

6. Ответы на контрольные вопросы.