Схемы вспомогательных узлов стенда

Лабораторный стенд позволяет, используя вспомогательные узлы: БЗ, ГИ, БФИ и БР, собрать систему передачи дискретной информации на базе различных типов УППС и УППР, построенных на стандартных микросхемах типовых функциональных узлов средней степени интеграции: мультиплексоров, регистров сдвига и других узлов, а также изучить их работу в различных режимах работы системы (циклическом, спорадическом режимах и режиме одиночных импульсов). В качестве элементной базы стенда использованы ИС ТТЛ серии 155.

Схема блока БЗ и ГИ (рис.3) содержит RS-триггер управления (DD1.1, DD1.2), мультивибратор (DD2.1, DD2.2), инверторы (DD3.1, DD3.2), переключатель режимов (П), кнопку запуска и кнопку одиночного импульса.

Рис. 3 Схема блока запуска и генератора импульсов

При включении питания триггер устанавливается в состояние 0 и блокирует работу мультивибратора. При нажатии кнопки запуска или кнопки одиночного импульса триггер устанавливается в состояние 1 и деблокирует мультивибратор, который переходит в режим автоколебаний и начинает генерировать на прямой и инверсный выходы парафазные тактовые импульсы C и .

В циклическом режиме генератор работает непрерывно, в спорадическом режиме его остановка осуществляется по внешнему сигналу СТОП, а в режиме одиночных импульсов – осуществляется задним фронтом импульса С.

Мультивибратор выполнен несимметрично, вследствие этого длительность импульса меньше длительности паузы.

Кроме того, блок БЗ при нажатии кнопки запуска формирует импульс управления блоком БФИ .

Схема блока реализована на ИС К155ЛА4 (DD1), К155ЛА3 (DD2) и К155ЛН1 (DD3).

Блок формирователей импульсов (рис. 4) содержит ФСИ, выполненный на микросхемах DD1.1, DD2.1, диоде VD и времязадающей RC-цепи по схеме одновибратора, и ФКИ, включающий логические схемы И-НЕ (DD3.1, DD3.2), управляемый делитель напряжения на сопротивлениях R1-3 и эмиттерный повторитель на транзисторе VT.

Рис. 4 Схема блока формирователей импульсов

Работа блока БФИ поясняется временными диаграммами, показанными на рис. 5.

Рис. 5 Временная диаграмма сигналов БФИ

ФСИ запускается по управляющему внешнему сигналу и формирует синхроимпульс увеличенной длительности, который поступает на вход ФКИ. На вход ФКИ поступают инверсные тактовые импульсы ГИ, а на – инверсные информационные импульсы – разряды передаваемой кодовой комбинации.

Схема ФКИ работает следующим образом. Во временные интервалы, когда на оба входа DD3.2 поступают логические 1, на ее выходе будет низкий уровень, который через эмиттерный повторитель проходит на выход в линию связи. Эти временные интервалы соответствуют паузам между импульсами.

При подаче логического 0 на один из входов DD3.2 на ее выходе будет высокий уровень напряжения (импульс), амплитуда которого определяется состоянием DD3.1. Если в это время на оба входа DD3.1 поступают логические 1, на ее выходе будет низкий уровень. При этом напряжение на выходе ФКИ определяется делителем напряжения на R1, R2 и составляет 2,5В.

Если на один из входов DD3.1 поступает логический 0, на ее выходе будет высокий уровень напряжения. При этом сопротивление R1 не оказывает шунтирующего действия, и формируемый импульс на выходе будет иметь амплитуду 5В.

Таким образом, блок БФИ обеспечивает формирование синхроимпульса увеличенной длительности, а также кодовых импульсов различной амплитуды в зависимости от состояния информационного входа .

Схема блока реализована на ИС К155ЛА4 (DD1), К155ЛН1 (DD2) и К155ЛА3 (DD3).

Блок различителей импульсов БРИ (рис. 6) служит для выделения из поступающей из линии связи последовательности импульсов с различными значениями импульсного признака. На его входе установлен эмиттерный повторитель на транзисторе VT для согласования с линией связи.

Блок БРИ содержит различитель синхроимпульсов РСИ, выполненный на DD2.1 и DD1.4, различитель кодовых импульсов РКИ, в состав которого входят делитель напряжения R1, R2 и два инвертора DD1.2 и DD1.3, и формирователь тактовых импульсов ФТИ, построенный на инверторе DD1.1.

Работа схемы БРИ поясняется временными диаграммами, показанными на рис. 7.

Различитель синхроимпульсов РСИ работает следующим образом. В паузу между импульсами на оба входа схемы И-НЕ поступают логические 0. Поэтому на выходе S различителя также будет низкий уровень напряжения логического 0. С приходом импульса из линии связи он на одном из входов схемы И-НЕ (анод диода) появляется сразу, а на втором – входное напряжение увеличивается по экспоненте по мере заряда конденсатора.

Рис. 6 Схема блока различителей импульсов

Если длительность импульса мала, то напряжение не успевает достичь уровня логической единицы. Поэтому такой импульс не проходит на выход схемы. Если же длительность импульса достаточно велика, то напряжение U_c достигает уровня логической единицы. При этом импульс проходит на выход РСИ.

Рис. 7 Временная диаграмма сигналов РСИ

РКИ служит для селекции импульсов по амплитуде. С приходом на вход импульса амплитудой 5В на делителе R1, R2 формируется импульс амплитудой 2,5В, который воспринимается последующим инвертором как логическая единица и проходит на выход D. При подаче на вход РКИ импульса амплитудой 2,5В на выходе делителя формируется импульс амплитудой 1,25В, который воспринимается инвертором как логический ноль и не проходит на выход схемы.

ФТИ должен формировать тактовые импульсы так, чтобы их передний фронт совпадал с кодовыми импульсами на выходе линии связи ЛС. Из временных диаграмм на рис. 7 видно, что этому условию отвечают инвертированные импульсы из линии связи. Инверсия осуществляется схемой DD1.4. При инверсии нормализуется амплитуда импульсов.

Схема блока реализована на ИС К155ЛН1 (DD1) и К155ЛА3 (DD2).

3. Устройства параллельно-последовательного (УППС)
преобразования на мультиплексорах и регистрах сдвига

УППС на мультиплексорах. Принцип действия УППС на мультиплексорах поясняется схемой передающего полукомплекта системы передачи данных, показанной на рис. 8.

Схема содержит блок запуска Б3, генератор тактовых импульсов ГИ, пересчётное устройство, включающее счётчик импульсов (DD1) и две схемы И-НE (DD3.1, DD4.1), селектор-мультиплексор (DD2) типа 16´1, формирователи кодовых и синхроимпульсов ФКИ, ФСИ.

На рис.2.14 приведены временные диаграммы, поясняющие работу схемы в спорадическом режиме.

При нажатии кнопки запуска БЗ формирует разрешающий сигнал для ГИ и одновременно осуществляет запуск блока ФСИ, сигнал которого обнуляет счетчик и формирует в блоке ФКИ синхроимпульс.

На счетчик поступают с ГИ инверсные тактовые импульсы . Поэтому моменты срабатывания триггеров счетчика соответствуют заднему фронту импульсов ГИ (отрицательному перепаду напряжения на инверсном его выходе).

По мере счёта импульсов на управляющих входах A, B, C и D мультиплексора последовательно сменяются кодовые комбинации 4-х разрядного двоичного кода и на его выход последовательно по тактам проходят инверсные символы 12-ти разрядов информационной кодовой комбинации , , …, .

Рис. 8 Схема УППС на мультиплексорах

Стробирование мультиплексора по S-входу обеспечивает его блокировку на время паузы между импульсами.

Рис. 9 Диаграмма сигналов УППС на мультиплексорах

После 12-го информационного импульса в счётчике устанавливается комбинация 1100. Поэтому на следующем 13-м импульсе срабатывает схема сброса на элементах И-НЕ, что обеспечивает повторный запуск ФСИ, сброс счетчика по R-входу и остановку ГИ через блок запуска БЗ.

Блок ФКИ формирует импульсы с различной амплитудой в соответствии с поступающими сигналами от мультиплексора.

Рассмотренная схема при соответствующем изменении схемы сброса может выполнять преобразование при любом числе разрядов до 15-ти включительно. Если число разрядов меньше 8, целесообразно использовать мультиплексор типа 8´1.

Схема УППС реализована на ИС К155ИЕ5 (DD1), К155КП1 (DD2), К155ЛА1 (DD3.1) и К155 ЛА3 (DD4.1).

УППС на регистрах сдвига. При использовании в УППС регистров сдвига необходимо в начале цикла установить регистр в режим параллельной загрузки и занести в него преобразуемую кодовую комбинацию. Затем перевести регистр в режим сдвига и последовательно по тактам сдвигать его содержимое поразрядно, пока с выхода первой или последней ячейки регистра в зависимости от направления сдвига (влево или вправо) не будут считаны все разряды преобразуемой кодовой комбинации.

Схема передающего полукомплекта системы передачи на УППС, построенной на регистрах сдвига, приведена на рис. 10.

Она содержит блок запуска БЗ, генератор импульсов ГИ, два соединенных последовательно регистра (DD1, DD2), вспомогательные логические схемы И-НЕ (DD3, DD4, DD6) и НЕ (DD5), формирователи кодовых и синхроимпульсов ФКИ, ФСИ.

Работа схемы поясняется временными диаграммами, показанными на рис. 11.

При нажатии кнопки запуска осуществляется пуск ГИ и ФСИ. Синхроимпульс поступает на управляющий вход S1 регистров сдвига и переводит их в режим параллельной загрузки. Запись передаваемой кодовой комбинации D1, D2,…, D15 в регистры происходит по положительному скачку напряжения на инверсном выходе ГИ . С окончанием синхроимпульса на управляющих входах регистров S₀, S₁ установится комбинация 10, соответствующая режиму сдвига вправо.

Рис. 10 Схема УППС на регистрах сдвига

Поэтому в дальнейшем с каждый тактовым импульсом будет происходить сдвиг занесенной комбинации на один разряд, а через последнюю ячейку второго регистра поочередно пройдет вся кодовая комбинация D1, D2,…, D15, которая через инвертор и ФКИ проходит в линию связи.

Рис. 11 Диаграмма сигналов УППС на регистрах

Для того чтобы определить момент окончания цикла преобразования, используется следующий прием. В момент занесения кода в нулевую ячейку первогo регистра заносится служебный символ 0 (вход D0 схемы DD1 заземлён), а при сдвиге освобождающиеся ячейки регистров заполняются единицами (вход DR схемы DD1 подключён к +5В).

В результате после выхода из регистров последнего разряда информационной кодовой комбинации в ячейках 0,1,…,7 первого регистра и в ячейках 0,1,...,6 второгo регистра окажутся только единицы. Такое состояние регистров фиксируется схемой логической «ловушки» (DD3-DD6), срабатывание которой обеспечивает повторный запуск ФСИ и останов генератора через блок запуска.

При необходимости построения УППС для меньшего или большего числа разрядов достаточно сократить или нарастить разрядность регистра сдвига.

Схема УППС реализована на ИС К155ИР13 (DD1, DD2), К155ЛА2 (DD3, DD4), К155ЛН1 (DD5) и К155ЛА4 (DD6).

4. Устройства последовательно-параллельного (УППР)
преобразования на регистрах сдвига и последовательного
приближения

Схема УППР на регистрах сдвига К155ИР13 для приема последовательного 15-разрядного кода показана на рис. 12.

Одна пара регистров (DD1, DD2) в ней используется для преобразования кода, а вторая – (DD3, DD4) используется в качестве регистров памяти, фиксирующих принятый код.

На рис. 13 приведены временные диаграммы сигналов на выходе блока различителей импульсов БРИ.

Поступающий из линии cвязи синхроимпульс выделяется схемой РСИ блока БРИ и переводит регистры DD1, DD2 в режим параллельной записи информации. В момент его окончания по переднему фронту тактового импульса C происходит начальная установка регистров: в нулевую ячейку регистра DD1 заносится 1, а в остальные ячейки регистров DD1, DD2 – 0 и регистры переводятся в режим сдвига вправо.

На каждом последующем такте происходит сдвиг записанной в регистры кодовой комбинации на один разряд вправо, а в освободившуюся нулевую ячейку первого регистра записывается поступающий с блока РКИ очередной символ последовательно принимаемой кодовой комбинации.

Рис. 12 Схема УППР на регистрах сдвига

После приёма последнего, 15-го символа информационной комбинации в последней ячейке регистра DD2 будет записана служебная единица, появление которой соответствует окончанию цикла приема, а в ячейках регистра DD1 и в остальных ячейках DD2 – символы кодовой комбинации D1, D2,…, D15.

Рис. 13 Диаграмма сигналов УППР на регистрах сдвига

Поэтому при поступлении синхроимпульса на следующем 16-м такте срабатывает логическая схема И-НЕ (DD5), формирующая с помощью инвертора (DD6) строб записи выходного кода регистров DD1, DD2 в регистры D3, D4.

Схема УППР реализована на ИС К155ИР13 (DD1-DD4), К155ЛА3 (DD5) и К155ЛН1 (DD6).

Схема УППР на регистре последовательного приближения К155ИР17 для двенадцатиразрядного кода показана на рис.14.

Рис. 14 Схема УППР на регистре последовательного приближения

Она содержит блок различения импульсов (БРИ), регистр последовательного приближения К155ИР17 (DD1), регистры 155 ИР1З (DD2, DD3), которые используются в качестве регистров памяти, ИС К155ЛА3 (DD5) и К155ЛН1 (DD4) управления записью информации в регистры памяти.

В штатном режиме микросхема регистра К155ИР17 предназначена для построения совместно с микросхемой ЦАП и компаратором АЦП последовательного приближения. Однако микросхему можно использовать и не по прямому назначению, а в качестве кольцевого счетчика и последовательно-параллельного преобразователя.

Регистр имеет 12 ячеек хранения накапливаемых разрядов (выходы от Q0 до Q11). Вход D служит для приема последовательного цифрового слова. При положительных перепадах на входе C данные заполняют ячейки разрядов (Q0-Q11), а также транслируются через выход последовательного кода D0. Входы E и S предназначены для управления регистром.

Вход E принимает сигнал остановки преобразования и используется для каскадирования регистров при наращивании разрядности. Если вход не используется, он заземляется.

Вход S является стартовым. Когда на него поступает напряжение низкого уровня, содержимое регистра обнуляется в первом периоде тактовых импульсов. Когда преобразование завершено, на выходе (conversion complete) ячейки СС появляется напряжение низкого уровня.

Так, в схеме УППР синхроимпульс , выделяемый блоком РСИ, переводит регистр последовательного приближения в режим начальной установки. Начальная установка происходит в момент прихода переднего фронта тактового импульса .

С окончанием синхроимпульса регистр оказывается в режиме приема информации. Поступающие с выхода РКИ символы принимаемой кодовой комбинации последовательно заносятся в соответствующие ячейки регистра.

После приёма 12-ти разрядов кодовой комбинации в ячейке СС будет записан символ 0. Если вслед за этим приходит синхроимпульс, срабатывает схема И-НЕ, с помощью которой формируется положительный перепад напряжения на тактовых входах C регистров DD2, DD4, которые находятся в режиме параллельной записи. Поэтому параллельная кодовая комбинация принятого кода переписывается из DD1 в DD2, DD4 и фиксируется в них.

Если число разрядов преобразуемого кода меньше 12-ти, необходимо подключить схему И-НЕ через инвертор не к выводу регистра DD1, а к одному из выводов в соответствии с числом разрядов кодовой комбинации.