Интегральные микросхемы триггеров

Интегральные триггеры, выполняемые, как правило, в виде мик­росхемы с несколькими триггерными ячейками, состоят из само­го триггера и вспомогательных логических элементов управления его входами (схемы входной логики). В зависимости от структуры схемы входной логики различают триггеры с разными функ­циональными возможностями, т.е. разные типы триггеров: RS, D, Е, Т, JK идр.

По способу управления триггеры подразделяют на асинхрон­ные и синхронные (тактируемые). Переключение (или опрокидыва­ние) асинхронных триггеров происходит непосредственно с поступ­лением входного сигнала на их информационный вход. Переклю­чение синхронных триггеров, имеющих дополнительный вход С для подачи тактового импульса, происходит только при одновре­менном поступлении входного и тактового импульсов на инфор­мационные входы.

Существуют однотактные (обозначаемые Т) и двухтактные, или двухступенчатые (обозначаемые ТТ), триггеры. Однотакт­ные триггеры переключаются по переднему фронту тактового импульса, а двухтактные — по его срезу. Триггеры имеют два выхода; прямой Q и инверсный Р, значение которого соответ­ствует обратному значению входа Q (если Q = 1, то Р= 0, инаоборот, когда Q = О, Р = 1). Считают, что триггер находится в единичном состоянии, когда Q = 1, Р = 0, а в нулевом — когда Q = 0, Р= 1.

Синхронный RSТ-триггер (С-триггер). Иногда переключающие сигналы поступают одновременно на информационные входы S и R триггера. Часто это происходит потому, что перед этим они про­ходят через разные цепи, имеющие разную задержку, и догоняют друг друга. Это явление называют гонками импульсов. В результате гонок в течение некоторого времени на входах создается ситуа­ция, когда на входах R и S появляется напряжение логической (, что может привести к ложному срабатыванию триггера.

Последствия гонок можно устранить временным стробированием, т.е. подачей на элемент кроме информационных R и S до­полнительно тактирующих (синхронизирующих) импульсов, к мо­менту прихода которых информационные сигналы заведомо успе­вают установиться на входах.

На рис. 249, а показана схема одноступенчатого синхронного RSС-тригтера, который также называют тактируемым. Схема со­держит асинхронный RS- триггер с прямыми входами, собранный на элементах ИЛИ—НЕ, и два конъюнктора, или логических эле­мента И. Конъюнкторы передают переключающую логическую 1 с информационного S- или Я-входа (сигналы S' и R') на соответ­ствующие входы триггера только при наличии логической 1 на синхронизирующем входе С. При напряжении на входе С, равном логическому 0, информация с S- и R-входов на триггер не пере­дается.

Схема тактируемого RSC- триггера на основе асинхронного RS- триггера с инверсными входами на логических элементах И —НЕ приведена на рис. 249, б. Логические элементы И—НЕ использо­ваны в схеме для обеспечения переключающих логических 0 на соответствующих инверсных входах триггера из логических 1 на входах S или R и при логической 1 на входе С. Логический 0 на выходе такого элемента И —НЕ будет при логических 1 на его обоих входах, т. е. при S=1, С = 1 или при R = 1, С = 1.

Тактируемый RS- триггер сокращенно обозначают RSC- или С-триггер. УГО тактируемого./«Отриггера приведено на рис. 5Л,#.

На рис. 249, г приведены временные диаграммы RSC триггера без учета времени его переключения. Для схемы на рис. 5.1, «пере­ключение триггера в состояние Q= 1 происходит при S = 1 с поступлением синхроимпульса С = 1, когда на выходе S' появляется

Рис. 249. Схемы синхронного RSС-триггера на основе RS-триггера {а) и RS-триггера с инверсными входами (б), его УГО (в) и временные диаграммы напряжений (г)

логическая 1. Этот сигнал вызывает переключение триггера в состо­яние Q=l, так как до этого он был установлен в состояние Q = 0. Синхроимпульс С= 1 совместно с сигналом R = 1 обеспечивает R' = 1, что переключает триггер из состояния Q = 1 в состояние 0 = 0.

Аналогично работает RSC-триггер, схема которого приведена на рис. 249, б, но с учетом наличия инвертирующих входов.

Двухступенчатый синхронный RSС-триггер. Предыдущие рас­смотренные RSС-триггеры переключаются только при поступле­нии единичного тактирующего импульса на вход С, причем такти­рование в них осуществляется фронтом импульса или перепадом потенциала от 0 до 1. Вместе с тем тактирование можно осуще­ствить и срезом С-импульса(перепадом потенциала от 1 до 0), используя двухступенчатый триггер.

На рис. 250, а показана схема двухступенчатого RSC-триггера, включающего в себя два синхронных RSC- триггера. При наличии на входе С логической 1 триггер Т1 воспринимает информацию, поступающую на входы S и R и определяющую его состояние. В это время на входе С^׳ триггера T2 будет логический 0, поступивший с инвертора, а сигналы с выходов T1 блокируются (С^׳ = 0) и не поступают на Т2. В момент окончания действия логической 1 на входе С, т.е. при 0 на входе С, на выходе инвертора С^׳ появляется логическая 1, разрешающая перезапись в Т2 информации из T1.

Таким образом, в первую ступень триггера информация с вхо­дов S и R записывается с приходом тактового импульса, т.е. по его переднему фронту, а состояние первой ступени передается второй ступени после окончания тактового импульса, т.е. по его срезу.

УГО двухступенчатого RSC-триггера приведено на рис. 250, б, а поясняющая диаграмма работы — на рис. 250, в.

Переключение триггера в целом происходит за два такта, сме­щенных во времени, т.е. фронт тактового импульса воздействует на первую ступень, а его срез — на второй триггер. Разрешающий сигнал получается в данном случае инвертированием сигнала с

Рис.250.Схема двухтактного синхронногоRSC-триггера (а), его УГО (б) и временные диаграммы напряжений (в).

входа С и снимается с выхода инвертора, поэтому рассмотренный двухступенчатый триггер называют двухтактным и обозначают ТТ.

Интегральные микросхемы синхронных триггеров обычно име­ют дополнительные асинхронные входы, по которым RSС-триггер независимо от сигнала на тактовом входе переключается в состояние Q = 1 (при 1 на входе S) или в состояние 0 (при 1 на входе R). Такие входы называют нетактируемыми и в обозначении указывают после информационных. Так, RS- триггер с асинхрон­ными входами обозначают RSRS.

Функциональная схема двухступенчатого триггера на элементах И —НЕ и триггера с инверсными входами будет включать в себя дополнительно два логических элемента И —НЕ (см. рис. 249, б).

Триггер со счетным запуском (Т-триггер). Этот триггер должен переключаться каждым импульсом на счетном входе Т (счетным импульсом).

Схема, УГО и временные диаграммы, поясняющие работу Т- триггерана основе двухступенчатого RSС-тригтера, приведены на рис. 251.

При появлении тактового импульса триггер T1 первой ступени переключается в состояние, противоположное состоянию тригге­ра Т2. Однако это не вызывает изменения состояния триггера 72 и потенциалов на выходах Q₂ и Р₂, так как за счет наличия инверто­ра на тактовом входе триггера Т2 будет логический 0. Только по окончании тактового импульса T на входе триггера T1 триггер Т2 переключится и произойдет изменение потенциалов на выходах Q₂ и Р₂, а также на входах R и S первой ступени.

В T-триггере так же, как и в тактируемом двухступенчатом RSC- триггере, первая ступень переключается по переднему фронту вход­ного импульса, а вторая — по его срезу.

Триггер задержки (D-триггер). Этот триггер, имеющий один информационный вход D и тактовый вход С, состоит из синхрон­ного RSС-триггера с дополнительным инвертором (рис. 252).

Потенциал с входа D поступает на вход S триггера, а на входе R устанавливается потенциал, логически ему противоположный, т.е.

Рис. 251. Схема счетного T-триггера (а), его УГО (6) и временные диа­граммы напряжений (в)

Рис. 252. Схема D-триггера задержки (а), его УГО (б) и временные диаграм­мы напряжений (в)

сигналы на входах S и R оказываются взаимно-инвертированны­ми. Это приводит к тому, что при тактовом импульсе на входе С, равном логической 1, любой сигнал на входе D создаст на входах S и R комбинацию (S = 1, R = 0 или S = О, R = 1), способную переключить триггер в состояние Q=S=D.

Таким образом, при тактовом импульсе С = 1, D-триггер явля­ется повторителем, т.е. на его выходе Q повторяется потенциал входа D. Однако это повторение начинается только в момент по­ступления тактового импульса на вход С, в результате чего происхо­дит задержка повторения на время t₃, как показано на рис. 252, в.

При С = 0 триггер не переключается и хранит информацию, поступившую при С= 1 с входа D.

D-триггер можно выполнить двухступенчатым (двухтактным). При этом его первая ступень будет представлять собой односту­пенчатый D-триггер, а вторая — синхронный RS-триггер. Схема такого триггера и его УГО приведены на рис. 253, а, б. Здесь состо­яние входа D передается триггеру T1 с приходом тактового им­пульса, т.е. по его переднему фронту, а триггер Т2 принимает состояние триггера Т1 по окончании тактового импульса, т.е. по его срезу.

Рис. 253. Схема двухтактного D-триггера задержки (а), его УГО (б) и схема использования в счетном режиме (в)

Если после каждого переключения обеспечивать автоматическую смену уровня потенциала на входе D, то при поступлении каждого импульса на вход С триггер будет менять свое состояние. Такую смену потенциала можно обеспечить, соединив вход D триггера с выходом Q (аналогично соединению в счетном T-триггере). Режим работы D-тригтера в этом случае называется счетным. Схема соедине­ния триггера в счетном режиме показана на рис. 5.5, в. Временная диаграмма работы D-триггера в счетном режиме аналогична диаграм­ме работы счетного T-триггера. Выход Q повторяет состояние входа D только с поступлением очередного тактового импульса на вход С.

Кроме однотактного и двухтактного D-триггеров существуют еще DV -триггеры с блокирующим входом. Схема такого триггера и его УГО приведены на рис. 254. Рассмотрим работу DV- триггера.

Если на его вход V подано напряжение уровня логической 1, то он будет функционировать аналогично D-триггеру (см. рис. 253, а). Если на входе V установить логический 0, то триггер блокируется: его состояние остается таким, каким оно было при логической 1, независимо от смены сигналов на входе D и поступления синхро­низирующих импульсов. Возможность отключения DV-триггера от информационных сигналов расширяет его функциональные воз­можности по сравнению с D-триггером.

Так как в рассматриваемых триггерах информация поступает по одной шине — на вход D, то явление гонок здесь исключено, что позволяет использовать их в быстродействующих цифровых устройствах.

Рис. 254. Схема счетного DV-триггера с блокирующим входом (a) и его УГО б)

JK-триггер. Эти триггеры являются тактируемыми. Они имеют два информационных входа J и К, которые по своему назначению аналогичны входам S и R тактируемого RSС-триггера. Схема JK- триггера приведена на рис. 255. Работает она следующим образом. При J =1, К = 0 триггер по тактовому импульсу устанавливается в состояние Q =1; при J = О, К = 1 триггер переключается в состояние Q = 0, а при нуле на входах J и К — хранит ранее принятую информацию. Но в отличие от RSС-триггера одновре­менное наличие напряжений уровня логической 1 на информа­ционных входах R и S не является для JК-триггeра запрещенной

Рис. 255. Схема универсального JK-триггера (a) и его УГО (б)

комбинацией. При логической 1 на входах J и K триггер работает в счетном режиме, т. е. переключается каждым тактовым импульсом на входе С.

Схема JK-триггера, представленная на рис. 255, отличается от схемы T-триггера (см. рис. 251) наличием элементов входной логи­ки на первой ступени. Это два трехвходовых конъюнктора (логи­ческих элемента И) на информационных входах J и К, которые включаются только при наличии напряжения уровня логической I одновременно на всех трех входах триггера. Синхронизирующие импульсы с входа С подаются как на конъюнкторы, так и на ин­вертор, через который срезом синхронизирующего импульса за­пускается второй триггер, запоминающий состояние первого.

При нуле на входах J и К на выходах элементов D1.1 и D1.2 также устанавливаются логические 0, которые для триггеров с прямыми входами являются пассивными сигналами и, следова­тельно, триггер T1 и JK-триггер в целом сохраняют прежнее со­стояние.

Чтобы на выходе элемента D1.1 появилась логическая 1, кото­рая даст логическую 1 на выходе Q1 триггера T1, на его входах J и С должна быть логическая 1, а также логическая 1 должна посту­пить с выхода P2. Таким образом, комбинация J = 1 и К = О обусловливает переключение триггера T1 по тактовому импульсу

Таблица. Переключения JK-триггера при разных значениях на входах J и К

а б в

Рис. 256. Схемы триггеров типа Т(а), D (б) и DV(в) на основе JK-триггера

с входа С в состояние Q1 = 1, Р1 = 0. Если данная комбинация была на выходах триггера T1 и ранее, то состояние его не изменится. По срезу тактового импульса с входа С состояние триггера Т1 бу­дет передано триггеру Т2, на выходе которого будет результирую­щее состояние JK-триггера: Q = 1, Р = 0.

Аналогично получают логическую 1 на выходе элемента D1.2, т.е. при К=1, С= 1 и Q= 1. В этом случае на выходе Q1 триггера T1 будет логический 0, а на выходе P1 — логическая 1. Соответствен­но по срезу тактового импульса с входа С состояние триггера Т1 будет передано триггеру Т2, на выходе которого будет результиру­ющее состояние JK-триггера:

Q = 0, Р= 1,

Наличие логической 1 на входах J и К приводит к тому, что схема становится эквивалентной схеме T-триггера, работающего в счетном режиме, т.е. JK- триггер начинает работать в счетном режиме: прямое переключение происходит по фронту тактового импульса С, а обратное — по его срезу.

В табл. приведены переключения JK-триггера логическим тактовым импульсам на входах J и К.

При логическом 0 на входах J и К Q = Q_t-1 триггер сохраняет предыдущее состояние. Комбинация J = К= 1 приводит к тому, что импульсами напряжения уровня логической 1 одновременно на двух входах триггер переключается в состояние, противополож­ное предыдущему: Q_t = Р_t-1 (Р_t — инверсное состояние Q_t).

Комбинация J= 1, К= 0 дает триггеру команду переключиться в состояния Q = 1 и Р = 0.

Комбинация J= 0, К= I даст триггеру команду переключиться в состояния Q = 0 Р = 1.

На рис. 255, б приведено УГО JK-триггера с инверсными входа­ми R и S для асинхронной (нетактируемой) установки его в со­стояния логических 1 и 0. Он также имеет динамический тактовый вход С, три входа J и три входа К. Каждая группа входов объеди­нена конъюнкцией, т.е. элемент D1.1 имеет три входа J, а элемент D1.2 — три входа К.

На базе тактируемого JK-триггера можно реализовать T-триггер (рис. 256, a), D- триггер (рис. 256, 6) и DK-триггер (рис. 256, в).