Главная Случайная страница Контакты | Мы поможем в написании вашей работы! | ||
|
Этот регистр содержит биты общего управления микроконтроллером.
Бит | |||||||||
$35($55) | - | - | SE | SM | ISC11 | ISC10 | ISC01 | ISC00 | MCUCR |
Чт./зап (R/W) | R | R | R/W | R/W | R | R | R/W | R/W | |
Начальн.знач. |
Биты 7,6 - зарезервированы. В AT90S2313 эти биты зарезервированы и всегда читаются как 0.
Бит 5 - SE: Разрешение режима Sleep: Этот бит должен быть установлен в 1, чтобы при выполнении команды SLEEP процессор переходил в режим пониженного энергопотребления. Этот бит должен быть установлен в 1 до исполнения команды SLEEP.
Бит 4 - SM: Режим Sleep: Этот бит выбирает один из двух режимов пониженного энергопотребления. Если бит сброшен (0), в качестве режима Sleep выбирается холостой режим (Idle mode). Если бит установлен, выбирается экономичный режим (Power down). Особенности каждого из режимов будут рассмотрены ниже.
Биты 3,2 - ISC11, ISC10: биты управления срабатыванием прерывания 1:
Внешнее прерывание активируется выводом INT1 если установлен флаг I регистра состояния SREG и установлена соответствующая маска в регистре GIMSK. Срабатывание по уровню и фронтам задается следующим образом:
Таблица 2.2. Управление срабатыванием прерывания 1.
ISC11 | ISC10 | Описание |
Запрос на прерывание генерируется по низкому уровню на входе INT1 | ||
Зарезервировано | ||
Запрос на прерывание по спадающему фронту на входе INT1 | ||
Запрос на прерывание по нарастающ. фронту на входе INT1 |
ПРИМЕЧАНИЕ: При изменении битов ISC11/ISC10 прерывание INT1 должно быть запрещено очисткой соответствующего бита в регистре GIMSK. Иначе прерывание может возникнуть во время изменения битов.
Таблица 2.3. Управление срабатыванием прерывания 0
ISC01 | ISC00 | Описание |
Запрос на прерывание генерируется по низкому уровню на входе INT0 | ||
Зарезервировано | ||
Запрос на прерывание по спадающему фронту на входе INT0 | ||
Запрос на прерывание по нарастающ. фронту на входе INT0 |
Примечание: При изменении битов ISC01 и ISC00, прерывания по входу INT0 должны быть запрещены сбросом бита разрешения прерывания в регистре GIMSK. Иначе прерывание может произойти при изменении значения битов.
Биты 1,0 - ISC01, ISC00: биты управления срабатыванием прерывания 0:
Внешнее прерывание активируется выводом INT0 если установлен флаг I регистра состояния SREG и установлена соответствующая маска в регистре GIMSK.
Дата публикования: 2015-01-26; Прочитано: 1021 | Нарушение авторского права страницы | Мы поможем в написании вашей работы!