АЦП последовательного приближения

Базовая блок-схема АЦП последовательного приближения приведена на рис. Входной сигнал Vin выбирается и сохраняется на время преобразования устройством выборки/хранения. Реализуя алгоритм двоичного выбора N-разрядный регистр сначала устанавливается на середину шкалы (т.е. в состояние 1000…00, устанавливая в 1 старший разряд). Этот код устанавливает на выходе ЦАП напряжение, равное половине опорного напряжения Vref. Компаратор производит сравнение напряжений чтобы определить, больше входное напряжение Vin выходного напряжения Vref/2 ЦАП или меньше. Если оно больше, на выходе компаратора «1» и старший разряд регистра остается в состоянии «1», если меньше - на выходе компаратора «0» и старший разряд регистра устанавливается в состоянии «0». Затем управляющая логика сдвигается на один бит вниз и устанавливает в единицу соответствующий бит регистра, т.е. на середину выбранной в первом такте половины шкалы, и производится следующее сравнение напряжений и так до младшего разряда регистра. По окончании процесса в регистре оказывается N-разрядный код, соответствующий Vin

Быстродействие АЦП последовательного приближения ограничивается следующими факторами:

- временем установления ЦАП, который должен устанавливаться с точностью всего АЦП, например 1/2LSB;

- компаратором, который должен различать малые разности между Vin и VDAC за определенное время;

- задержками в логике.