Конвейерные АЦП

На приведена возможная блок-схема 12-разрядного конвейерного АЦП. Здесь входной сигнал сначала выбирается и сохраняется устройством выборки/хранения, в то время когда он преобразуется в первой секции 3-разрядным АЦП считывания. Полученный код подается на 3-разрядный ЦАП (имеющий точность 12-разрядного), выходное напряжение которого вычитается из входного. Полученная разность напряжений («остаток») затем усиливается в 4 раза и подается на вход второй секции и т.д. При продвижении по конвейеру обеспечивается выработка 3-разрядных кодов в каждой секции. В конце конвейера стоит 4-разрядный АЦП считывания, который определяет младшие 4 бита. Коды, выработанные в секциях АЦП, соответствуют различным моментам времени, поэтому они совмещаются во времени сдвиговыми регистрами перед подачей на логику, формирующую выходной код. Заметим, что как только некоторая секция закончила обработку полученной выборки, определила код и передача остаток в следующую секцию, она готова начать обработку следующей выборки. Такой конвейерный режим работы поддерживается устройствами выборки/хранения, включенными в каждую секцию и обеспечивает повышенную производительность.
Запаздывание. Поскольку каждая выборка должна продвинуться через весь конвейер, чтобы получились все коды, необходимые для формирования выходного кода, в конвейерном АЦП возникает задержка выработки данных.

Точность компонентов. Цифровая коррекция не корректирует ошибки усиления и линейности отдельных ЦАП и усилителей. В частности первые ЦАП и устройство выборки/хранения должны иметь 12-разрядную точность, в то время как от компонентов последующих секций требуется меньшая точность (например, 10 бит в секции 2, 8 бит в секции 3 и т.д.), поскольку их погрешность приводится ко входу делением на коэффициент усиления предыдущих промежуточных усилителей.