Тема : КР580ВМ80. Програма

КР580ВМ80А — 8-разрядний мікропроцессор, повний аналог (клон) мікропроцессора Intel i8080A (1974 рік). На мал. 1 представлена структурна схема БІС КР580ВМ80 — широко поширеного однокристального мікропроцесора. МП має внутрішню двонаправлену магістраль, відділену від зовнішньої магістралі даних D двонаправленим буфером з трьома станами. Обробку інформації виконує арифметико-логічний пристрій (АЛП) з допоміжними елементами: регістром-акумулятором А, буферними регістрами БР1 і БР2, регістром ознак РП і схемою десяткової корекції.

Регистр ознак (РО)

Цей 5-розрядний регістр призначений для індикації результатів виконання деяких операцій. П’ять тригерів цього регістра мають слідуче призначення:

Z — тригер нульового результату

CY — тригер перенесення з старшого розряду

S — тригер знака

P — тригер парності

С' (AC) — тригер допоміжного перенесення з третього розряду.

Важливе значення має блок регістрів загального призначення (РЗН), в який входять 8-розрядні регістри W, Z, В, З, D, Е, Н, L, 16 - розрядний покажчик стека (ПС) і програмний лічильник (ПЛ), а також регістр адреси (РА) і схема приросту (СХП). Робота з регістрами підтримується мультиплексором (МПЛ), схемою вибору регістра (СВР) і буфером адреси, що виходить на 16-розрядну шину адреси А і що має три стани. Взаємодію всіх вузлів мікропроцесора організовує пристрій управління і синхронізації (ПУіС).

Рис. 1

МП працює під управлінням програми, яка складається з окремих команд. 8-розрядний код команди поступає на регістр команд (РК), дешифрується дешифратором команд (ДШК) і визначає роботу пристрою управління і синхронізації, яке синхронізує взаємодію всіх останніх вузлів мікропроцесора. На УУіС поступають 4 зовнішніх керівників сигналу: RESET (СКИДАННЯ, початкова установка), READY (ГОТОВНІСТЬ пам'яті або порту введення-виводу до обміну інформацією з МП), INT (запит на переривання) і HOLD (запит на захват шини). Входи Ф1 і Ф2 — це входи імпульсів синхронізації — двох фаз. З пристрою управління на зовнішні виводи подається 6 сигналів: SYNC (СИНХР, що визначає, що на шину D МП видав байт стану), WAIT (ЧЕКАННЯ, що означає, що МП знаходиться в стані чекання сигналу READY), INTE (дозвіл переривань), HLDA (підтвердження захвату), DBIN (ЧИТАННЯ, що означає, що буфер даних включений на прийом інформації з шини D в МП), WR (ЗАПИС, вказуючий, що МП видає інформацію на шину D).

МП КР580ВМ80 розташований в 40-вивідному корпусі і вимагає підключення трьох живлячих напруг: + 12 В +5 В, —5 В. Вивод «Загальний» підключається в загальній точці «0В» джерел живлення. Як тільки на виводи Ф1 і Ф2 подається двофазна послідовність тактових імпульсів (мал. 2) з частотою 2— 2,5 МГц, мікропроцесор починає функціонувати.

Функціонування мікропроцесора полягає в постійному виконанні команд. Виконавши одну команду, МП вибирає з пам'яті другу, виконавши другу, вибирає третю, виконує її і так далі. Таким чином, обробка кожної команди складається з двох етапів: етапу вибірки і етапу виконання (мал. 3). Порушення цього процесу відбувається лише в разі переривання, а також в станах очікування, зупинки і захвату, в яких може знаходиться МП. Команди програми знаходяться в пам'яті, поступають в МП по шині даних і запам'ятовуються в регістрі команд.

Виконання будь-якої команди в МП КР580ВМ80 складається з циклів. Залежно від складності команди для її виконання потрібно від 1 до 5 циклів: M1 — М5. Перший цикл M1 для будь-якої команди відповідає етапу вибірки і називається цикл вибірки. Кожен цикл триває від 3 до 5 тактів, які позначаються Т1—Т5. Такти Т1, Т2, ТЗ присутні в кожному циклі, такти Т4, Т5 — в деяких циклах.