Программируемые логические интегральные схемы

Цикл разработки устр-в на ПЛИС занимает меньшее время и дешевле.

В ПЛИС исп. соединения, коммутируемые программируемыми ключами. Для задания этих соединений в ПЛИС существует теневая память, хранящая таблицу соединений.

Архитектуры серии ПЛИС:

§ CPLD устр-ва, исп. для хранения конфигурации энергонезависимую память (Flash или EEPROM);

§ FPGA устр-ва, исп. для хранения конфигурации энергозависимую память, которая требует инициализации после включения питания.

Последовательность программируемых матриц элем-ов И и ИЛИ.

Блоки входных и выходных буферных каскадов (БВх и БВых).

БВх преобразуют однофазные вход. сигналы в парафазные и формируют сигналы необходимой мощности для питания матрицы элементов И.

БВых обеспеч. необходимую нагрузочную способность выходов, разрешают или запрещают выход ПЛМ на внешние шины с помощью сигнала ОЕ.