В системах передачи информации

Печатается по решению

редакционно-издательского совета ПГТУ.

Цифровая обработка сигналов в системах передачи информации: методические указания к выполнению курсового проектирования для студентов направления 210700. / сост. А. Н. Дедов, Э.Ш. Аюпова.,– Йошкар-Ола: Поволжский государственный технологический университет, 2012. – 64 с.

Приведены варианты заданий, задачи и содержание курсовой работы по дисциплине «Цифровая обработка сигналов». Рассматриваются особенности проектирования систем цифровой обработки сигналов на микропроцессорах.

Для студентов направления 210700 Инфокоммуникационные технологии и системы связи.

УДК 004.43

ББК 32.973

© Поволжский государственный технологический университет, 2012

Оглавление

Введение

Методические указания предназначены для студентов направления 210700 Инфокоммуникационные технологии и системы связи и посвящены вопросам выполнения курсовой работы по дисциплине «Цифровая обработка сигналов».

Цифровая обработка сигналов (digital signal processing – DSP, ЦОС) оказывает огромное влияние на развитие таких ключевых отраслей, как телекоммуникации, цифровая мобильная связь, цифровое телевидение и радиовещание, цифровые аудиосистемы, машинное зрение, робототехника и т.д. Сегодня ЦОС стала неотъемлемой частью базовых знаний, необходимых инженерам многих специальностей.

В ходе курсового проектирования студент развивает навыки к инженерному творчеству, закрепляя и одновременно расширяя знания о принципах цифровой обработки сигналов и об особенностях разработки аппаратных и программных средств микропроцессорных систем цифровой обработки сигналов на базе современных процессоров ЦОС.

Процессоры ЦОС (ПЦОС) – специализированные микроконтроллеры, предназначенные для реализации алгоритмов ЦОС в реальном времени. Ведущая роль в производстве ПЦОС принадлежит фирмам Texas Instruments (процессоры семейства TMS320), Motorola (процессоры семейств DSP56ХXX и DSP96ХХX), Analog Devices (процессоры семейств ADSP21XX и ADSP210XX) и Lucent Technologies (процессоры семейств DSP16XX).

Методические указания дадут возможность студенту правильно и квалифицированно написать курсовую работу, соблюдая при этом все требования по ее оформлению.

1 Состав и содержание курсовой работы

1.1 цель и задачи курсового проектирования

В процессе курсового проектирования студент закрепляет и расширяет знания, полученные при изучении курсов «Вычислительная техника и информационные технологии» и «Цифровая обработка сигналов». При выполнении курсовой работы студент должен показать свое умение применять теоретические знания на практике, работать со справочным материалом, способность самостоятельно творчески мыслить и анализировать работу систем и устройств.

Цель курсовой работы – углубление профессиональных знаний о применении цифровой обработки сигналов в инфокоммуникационных системах связи, для решения таких задач, как фильтрация, спектральный анализ, алгоритмы быстрой свертки, цифровая генерация сигналов, модуляция и демодуляция и т.д.

В процессе курсового проектирования студент:

- получает практические навыки проектирования аппаратных и программных средств систем ЦОС;

- учится критически подходить к решению инженерных задач и принимать оптимальные технически обоснованные решения;

- овладевает методами доказательности и обоснования своей точки зрения, защищая результаты своей работы перед аудиторией;

- учится самостоятельно пользоваться технической документацией, справочной литературой, и электронными ресурсами сети Интернет;

- приобретает опыт в логическом и литературном изложении мысли и учиться оформлять техническую документацию в соответствии с требованиями ЕСКД.

Курсовое проектирование готовит студента к решению более сложной задачи – дипломному проектированию

1.2 Задание на курсовую работу

Каждому студенту выдается индивидуальное задание на курсовое проектирование по теме «Проектирование систем цифровой обработки сигналов», которое содержит:

- название темы курсовой работы, исходные данные, содержание пояснительной записки;

- сроки сдачи студентами законченной работы и её отдельных разделов;

- дату выдачи задания и подпись студента. Варианты заданий представлены в приложении 2.

Задание на курсовое проектирование связано с проектированием системы ЦОС на основе микропроцессоров одной из ведущих фирм - Motorola (ныне Freescale Semiconductor процессоры семейств DSP56ХXX и DSP96ХХX), Analog Devices (процессоры семейств ADSP21XX и ADSP210XX) и Texas Instruments (процессоры семейства TMS320). При проектировании системы необходимо обеспечить ввод и вывод аналоговых сигналов. Частотный диапазон, точность преобразования аналоговых сигналов, а также количество входных каналов заданы в техническом задании (ТЗ). При разработке функциональной схемы необходимо учесть требования ТЗ к количеству процессоров ЦОС, наличию внешней памяти у процессоров ЦОС и организации последовательного канала связи HOST-процессора.

Разработка программного обеспечения связана с решением таких задач, как реализация быстрого преобразования Фурье (БПФ), преобразование Хартли, преобразование звуковых сигналов (реверберация, эхокомпенсация, децимация и др), цифровая генерация сигналов, а также реализацией полосовых фильтров (ПФ) или фильтров низкой частоты (ФНЧ) с конечной импульсной характеристикой (КИХ) или с бесконечной импульсной характеристикой (БИХ).

Пример индивидуального задания приведен в приложении 3.

1.3 Объем и содержание курсовой работы

Курсовая работа выполняется в виде пояснительной записки. Объём пояснительной записки - от 30 до 45 страниц текста, не считая приложений.

Примерная структура курсовой работы:

- титульный лист с указанием темы (см. приложение 1.),

- аннотация (1 с. на русском и иностранном языках)

- техническое задание (1 с.),

- содержание (1с.)

- введение (1-2 с.);

- изложение основной части, состоящей из 4-5 разделов (25-35 с.), например,

1) Анализ технического задания;

2) Разработка структурной схемы;

3) Выбор процессора ЦОС и основных компонентов схемы;

4) Разработка функциональной схемы и алгоритма работы устройства;

5) Разработка программного обеспечения;

- заключение, в котором должны быть сформулированы выводы, а также рекомендации и предложения (1-2 стр.);

-список использованной литературы (1-2 стр.);

-приложения:

1) Схема электрическая функциональная

2) Текст программы

3) Справочные материалы (возможно представление справочных материалов в электронном виде).

Аннотация на курсовую работу содержит назначение и основные характеристики разработанной системы: особенности структуры и элементной базы, отличие от типовых решений. В конце аннотации приводятся справочные данные: число страниц, таблиц, рисунков, число единиц библиографии. Также приводится текст аннотации на иностранном языке.

Лист технического задания составляется согласно варианту индивидуального задания.

Содержание начинается с «Введение» и включает все разделы, подразделы и параграфы курсовой работы с указанием страниц. Листы: титульный, аннотация, задание и содержание не нумеруются, но учитываются в общем количестве страниц. Нумерация страниц проставляется с первого листа основного текста, содержащего основную надпись (штамп), где проставляется номер текущего листа (например – 5). В нашем случае, основной текст начинается с введения.

В введении отражается актуальность решаемых задач, проводится краткий обзор процессоров ЦОС, производимых ведущими компаниями (Freescale Semiconductor (приемник Motorola), Texas Instruments, Analog Devices и др.), и рассматриваются перспективы развития.

В разделе «Анализ технического задания» уточняются задачи курсового проектирования, анализируются существующие технические решения, аналогичные проектируемому устройству, и определяется последовательность действий, необходимых для выполнения курсовой работы. Основным содержанием данного раздела считается информационный обзор по доступной научно-технической литературе, включающей электронные ресурсы, доступные в сети Интернет.

В разделе «Разработка структурной схемы» дается описание структурной схемы проектируемой системы с обоснованием каждого компонента и анализом альтернативных решений с указаниями преимущества выбранной схемы.

В разделах «Выбор процессора ЦОС и основных компонентов схемы» и «Разработка функциональной схемы» определяются необходимые функциональные узлы и раскрываются особенности их взаимодействия. Рассматривается общая схема алгоритма функционирования разрабатываемой системы, необходимая для иллюстрации работы всех элементов разрабатываемого устройства, передачи входных и выходных данных, формирования стартовых и управляющих сигналов. Результатом данного раздела является подготовка схемы электрической функциональной (Э2).

В разделе «Разработка программного обеспечения» приводятся сведения о разработанных алгоритмах и особенностях их программной реализации. Текст программ приводится в приложении.

1.4. Порядок выполнения

Работу целесообразно проводить в данной последовательности:

- ознакомиться с заданием на курсовую работу и проанализировать его;

- рассчитать технические параметры, необходимые для выбора основных компонентов системы;

- провести поиск аналогов по технической, патентной и периодической литературе и разработать структурную схему;

- выбрать элементную базу и разработать функциональную схему и алгоритм работы устройства с учетом ТЗ;

- разработать программное обеспечение;

- оформить пояснительную записку и схему электрическую функциональную;

- подготовиться к защите и защитить курсовую работу.

Защита курсовой работы – публичная. Время на доклад – не более 5-7 мин. В докладе необходимо проанализировать техническое задание, структурную и функциональную схемы с точки зрения их оптимальной реализации. Особое внимание следует уделить вопросам разработки функциональной схемы в соответствии ТЗ и выбору элементной базы.

2 Правила оформления курсовой работы

2.1 Оформление пояснительной записки

Текст пояснительной записки выполняется на стандартных листах формата А4 (210х297) в соответствии требованиями ЕСКД (ГОСТ 2.105-95) следующими способами:

- рукописным – пастой, чернилами, тушью черного цвета, при этом каждая страница должна содержать примерно 30-32 строки текста. Высота букв не менее 2,5 мм, а цифр –5мм;

- печатным - например, с использованием компьютера. Тип шрифта: Times New Roman. Шрифт основного текста: обычный, размер 12-14 пт. Шрифт заголовков разделов полужирный, размер 14-16 пт. Шрифт заголовков подразделов: полужирный, размер основного текста. Межстрочный интервал: одинарный или полуторный.

Текст курсовой работы выполняется на листах с рамками, соблюдая следующие размеры полей: левое не менее – 30 мм, правое не менее – 10 мм, верхнее – не менее 15 мм, нижнее – не менее 20 мм. Абзацы в тексте начинают с отступом равным 15-17 мм.

Основную часть следует разделить на разделы, подразделы и пункты. Разделы основного текста должны иметь порядковые номера в пределах всей работы, обозначенные арабскими цифрами без точки и записанные с абзацного отступа.

Номера подразделов состоят из номеров раздела и подраздела, разделенных точкой. В конце номера раздела, подраздела и пункта точка не ставится. Если раздел состоит из одного подраздела, он также нумеруется.

Наименование разделов, подразделов и пунктов записывают с прописной буквы с абзацного отступа. Переносы слов в заголовках не допускаются. Точку в конце заголовка не ставят. Если заголовок состоит из двух предложений, их разделяют точкой.

Расстояние между заголовком и текстом должно быть 15 мм. Расстояние между заголовками раздела, подраздела, пункта - 8мм.

Каждый раздел основного текста рекомендуется начинать с новой страницы.

При наличии в основном тексте формул, они располагаются в середине строки с нумерацией арабскими цифрами в пределах всего текста. Допускается двузначная нумерация в пределах раздела, при этом номер состоит из номера раздела и порядкового номера формулы, разделенных точкой. Номер ставится с правой стороны листа на уровне формулы и заключается в круглые скобки. Значения символов и числовых коэффициентов, входящих в формулу, должны быть приведены непосредственно под соответствующей формулой. Ссылки в тексте на номер формулы дают в скобках, например «… в формуле (3.1)».

Все иллюстрации в основном тексте (рисунки, схемы, графики и т.д.) нумеруются арабскими цифрами в пределах всего текста или в пределах раздела. Ссылки на иллюстрации следует делать по типу «… в соответствии с рисунком 1». Пояснения к рисункам можно давать как в тексте, так и под иллюстрацией.

Цифровой материал, как правило, оформляют в виде таблиц. Все таблицы в пределах текста (или раздела) нумеруются арабскими цифрами. Слово «Таблица» с указанием порядкового номера помещается над левым верхним углом таблицы. При наличии тематического заголовка, он записывается на одном уровне со словом «Таблица» через дефис. На все таблицы должны быть ссылки в тексте, при этом слово «Таблица» пишут полностью с указанием ее номера. Графу «Номер по порядку» в таблицу включать не следует. При переносе таблицы на другую страницу заголовок, шапку таблицы указывают один раз над первой частью. Над последующими частями пишут слова «Продолжение таблицы 1» и таблицу начинают со строки с нумерацией столбцов.

Иллюстрации и таблицы располагаются по возможности за первым упоминанием о них в тексте.

В основном тексте необходимо давать ссылки на литературные источники, указывая порядковый номер источника по списку в конце курсовой работы. Ссылки на использованные источники следует приводить в квадратных скобках, например, [5]. В остальных случаях при оформлении пояснительной записке необходимо руководствоваться требованиями ЕСКД (ГОСТ 2.105-95).

2.2 Оформление схемы электрической функциональной

Чертеж схемы электрической функциональной (Э2) рекомендуется выполнять на белой плотной бумаге, допускается ее выполнение на координатной бумаге соответствующего формата согласно требованиям ЕСКД:

ГОСТ 2.743-91 ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники;

- ГОСТ 2.708-81 ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники;

- ГОСТ 2.710-81 ЕСКД. Обозначения буквенно-цифровые в электрических схемах

Форматы выбираются согласно ГОСТ 2.301-86 ЕСКД. В правом нижнем углу должен быть типовой штамп, выполненный в форме ГОСТ 2.104-68 ЕСКД «Основные подписи». Перечень элементов может быть помещен в пояснительной записке или на чертежах.

3 Особенности проектирования систем цифровой обработки сигналов

3.1 Анализ системных требований

Проектирование системы ЦОС заключается в разбиении её на отдельные модули, которые могут быть реализованы как в виде аппаратных средств, так и в виде программ.

При анализе технического задания уточняются задачи курсового проектирования, анализируются существующие технические решения, аналогичные проектируемому устройству, формулируются требования к аппаратным и программным модулям системы и определяется последовательность действий, необходимых для выполнения курсовой работы. Основным содержанием данного раздела считается информационный обзор по доступной научно-технической литературе, включающей электронные ресурсы, доступные в сети Интернет.

Особенностью проектирования аппаратных средств является то, что в большинстве случаев состав аппаратуры различных систем ЦОС представлен одинаковыми компонентами: HOST-процессор, периферийные схемы для связи с внешними устройствами, процессор ЦОС, устройства памяти, аналого-цифровые и цифро-аналоговые преобразователи и т.д.

При разработке и отладке программных средств необходимо использовать специальные инструментальные аппаратно-программные средства. Использование моделирования в процесс проектирования всегда дает выигрыш во времени особенно при отладке взаимодействия программных и аппаратных средств.

3.2 Разработка структурной схемы

Структурная схема - документ, определяющий основные функциональные части изделия, их назначение и взаимосвязи [ГОСТ 2.701-2008]. Целью разработки структурной схемы является выявление основных компонентов системы ЦОС и закономерностей их взаимодействия. Эти закономерности касаются организации связей между процессорами ЦОС и HOST- процессорами, способов подключения модулей памяти, АЦП и ЦАП, особенностей обращения к внешним устройствам. В разделе следует привести несколько, например, три варианта структурных схем проектируемого устройства.

Условно графические обозначения элементов с соединяющие их линии следует располагать на схеме таким образом, чтобы обеспечивать наилучшее представление о структуре системы ЦОС и взаимодействии ее составных частей.

Типовая структурная схема представлена на рисунке 3.1, а альтернативный вариант на рисунке 3.2.

Современная система ЦОС состоит из следующих основных компонентов:

• HOST процессор, как правило, реализованный на универсальном микроконтроллере, например MCS 51, обеспечивающем дружественный интерфейс с пользователями и управление процессорами ЦОС;

• Клавиатура и дисплей используются для управления, настройки и отображения состояния системы;

• Последовательный интерфейс необходим для взаимодействия с удаленными объектами по последовательному каналу связи. Тип интерфейса определен в техническом задании;

• Процессоры ЦОС непосредственно реализуют заданный алгоритм цифровой обработки сигналов;

• Аналого-цифровые преобразователи (АЦП) и цифроаналоговые преобразователи (ЦАП);

• Внешняя память.

В связи с быстрым развитием технологии смешанной аналогово-цифровой обработки сигналов устройства на базе процессоров ЦОС (например ADSP-21ESP202), имеют помимо ЦОС-ядра интегрированные АЦП и/или ЦАП, что снимает проблему организации интерфейса между отдельными компонентами.

Микросхемы АЦП и ЦАП оснащаются интерфейсами, специально предназначенными для связи с ПЦОС, и тем самым минимизируют или устраняют необходимость внешней поддержки интерфейса или применения интерфейсной

Рисунок 3.1

Рисунок 3.2

логики. Высокопроизводительные АЦП и ЦАП в настоящее время выпускаются в одном корпусе (такое комбинированные решение называется КОДЕК или КОдер/ДЕКодер), например, AD73311 и AD73322.

Вариант проектируемой системы на основе двуядерного процессора ЦОС с функциями микроконтроллера представлен на рисунке 3.3.

Рисунок 3.3 — Структурная схема проектируемой системы

Ввод/вывод и преобразование входных аналоговых и выходных цифровых сигналов осуществляется с помощью 2-х канального кодека. На вход системы поступает аналоговый сигнал, который преобразуется в кодеке в последовательный двоичный код. Этот код через синхронный последовательный порт поступает в процессор ЦОС, в котором обрабатывается, и через синхронный последовательный порт передается обратно в кодек. Микроконтроллер выполняет функции управляющего процессора (HOST-процессора). Связь с внешними устройствами — через последовательный интерфейс I²C.

3.3 Выбор основных компонентов системы

3.3.1 Выбор процессора ЦОС

Одним из важных этапов курсового проектирования является выбор процессора ЦОС. Выбор процессора – многокритериальная задача. К числу факторов, которые следует учитывать при выборе процессора, относятся:

1. Формат данных и тип арифметики;

2. Разрядность процессора;

3. Особенности архитектуры процессора (наличие и объем внутренней памяти, наличие и тип HOST–интерфейса, количество последовательных портов, и т.д.);

4. Быстродействие процессора;

5. Наличие средств отладки и опыт использования;

6. Качество технической поддержки, доступность и качество технической документации;

7. Мощность потребления;

8. Экономические факторы (стоимость процессора и средств разработки).

Современные процессоры ЦОС используются для обработки данных в формате с фиксированной или плавающей запятой (точкой). Процессоры с фиксированной запятой обычно дешевле и обеспечивают большую абсолютную точность при равной разрядности (т.к. на мантиссу в 32 битном процессоре с фиксированной запятой отводятся все 32 бита, а в процессоре с плавающей запятой - только 24 бита). Большинство технических заданий на курсовое проектирование может быть реализовано на процессорах ЦОС с фиксированной запятой.

Разрядность процессора ЦОС определяется в соответствии с требованиями технического задания. Эти требования могут быть сформулированы в виде требования к точности представления данных или требования к динамическому диапазону представления данных. Например, для заданной относительной точности представления данных d=0,1 % разрядность процессора N должна быть не менее

N≥ ]Log ₂ (1/0,001)[ +1 или d≤1/2^N *100 %,

где ] [ - целая часть числа. В нашем случае N≥ 10.

При сравнении архитектурных особенностей процессоров ЦОС следует учитывать размер внутренней памяти, возможности ввода-вывода, возможность построения многопроцессорных систем, наличие специальных команд и т.д.

Размер внутренней памяти данных может стать решающим фактором для таких приложений, как цифровые аудиосистемы, факс-модемы, системы кодирование-декодирования MPEG и другие. Для приложений требующих обмена информацией с внешним миром, весьма важны такие средства ввода-вывода, которые поддерживают широкий диапазон подключаемых устройств (последовательные порты для подключения АЦП и ЦАП, порт HOST-интерфейса, порты внутрисхемной отладки, например, JTAG-интерфейс). Наличие HOST-интерфейса является обязательным критерием выбора ЦОС для задач, реализуемых в рамках курсового проектирования.

В зависимости от разрабатываемых приложений важен богатый набор специальных команд поддержки операций ЦОС, например, возможность одновременной выборки двух операндов, поддержка циклических буферов, организация циклов с автоматической проверкой условия завершения цикла, возможность нескольких вариантов начальной загрузки (из внутренней или внешней памяти, через HOST -интерфейс и др.), а также особые способы адресации.

Быстродействие или производительность процессора, оценивается в миллионах команд, выполняемых за секунду (MIPS - Million Instructions Per Second) или в миллионах операций в секунду (MOPS - Million Operations Per Second). Если используются процессоры с плавающей запятой, то производительность процессора оценивается в миллионах операций с плавающей запятой в секунду (MFLOPS-Million Floating-point Operations Per Second). Использование для оценки быстродействия ПЦОС значений тактовой частоты из-за значительных отличий в архитектуре различных процессоров ЦОС в большинстве случаев не подходит. Например, некоторые процессоры Texas Instruments выполняют до восьми команд за один такт, а для других процессоров ЦОС характерным является выполнение нескольких операций в одной команде. Альтернативной мерой производительности является время выполнения базовых алгоритмов ЦОС, таких как БПФ, КИХ и БИХ фильтрация.

Наличие полного набора средств аппаратной и программной отладки весьма важно для любого проекта, основанного на ПЦОС. Ваш личный опыт использования конкретного процессора ЦОС, доступность и полнота технической документации могут стать решающими при выборе процессора для реализации поставленной задачи.

Критерием для сравнительной оценки процессоров ЦОС может использоваться интегральный показатель «производительность/качество/стоимость».

В курсовой работе должен быть выполнен обзор всех классов или семейств процессоров ЦОС заданной фирмы-производителя, отмечены наиболее перспективные серии и представлен сравнительный анализ не менее двух альтернативных вариантов процессоров ЦОС. Выбор конкретного процессора должен быть обоснован. Для выбранного процессора должны быть рассчитаны минимальная тактовая частота и минимальная производительность. Должны быть рассмотрены особенности архитектуры выбранного процессора.

3.3.2 Выбор HOST- процессора

В качестве HOST- процессора обычно рекомендуется использовать 8 и 16-ти разрядные однокристальные микроконтроллеры (Intel MCS-51, Motorola MC68HC908GP32, Atmel AT90S1200, Microchip 16F84 и др.). Выбор HOST-процессора должен быть согласован с типов HOST-интерфейса процессора ЦОС и типом последовательного канала связи, заданным в ТЗ. Обычно фирма-производитель предлагает готовые решения по организации взаимодействия между процессорами ЦОС и рекомендованным HOST-процессором. В пояснительной записке должны быть проанализированы как минимум несколько альтернативных вариантов выбора HOST-процессора.

3.3.3 Выбор АЦП и ЦАП

Основными критериями при выборе АЦП и ЦАП являются разрядность и частот дискретизации. Дополнительным критерием может выступать требование к типу интерфейса - параллельному или последовательному способу подключения преобразователей к процессору ЦОС. Актуальными также остаются такие критерии выбора, как диапазон входных сигналов, количество входных каналов, напряжение питания, мощность потребления, доступность технической документации, Ваш опыт работы, техническая поддержка фирмы-производителя, стоимость и др.

Если в качестве требований к точности преобразования в ТЗ задано отношение мощности сигнала к мощности шума (с/ш), то разрядность преобразователя может быть определена из соотношения - С/Ш=(6,02N+1,76), дБ, где N- эффективная разрядность преобразователя.

Частота дискретизации (Fд) выбирается из требований, определяемых теоремой Котельникова – Fд ≥2*Fmax, где Fmax- максимальная частота в спектре входного сигнала. При выборе частоты дискретизации необходимо дополнительно учитывать область применения, в которой могут применятся стандартные частоты. Например, для обработки аудио-сигналов рекомендуется использовать – 44,1 кГц, 48кГц или 96 кГц.

Сигналы от источников информации не всегда согласуются по своим параметрам с параметрами используемого АЦП, вследствие чего на входе необходимо применять устройства предварительной обработки сигналов: усилители, повторители, аттенюаторы, различные преобразователи (ток-напряжение, сопротивление-напряжение), фильтры и т.д

Так как большинство приложений цифровой обработки сигналов требует наличия одновременно АЦП и ЦАП, то широкое развитие получили кодеки с последовательным интерфейсом, обеспечивающие простое подключение к процессорам ЦОС. Например, кодек AD73322 с двумя 16-разрядными АЦП и двумя 16-разрядными ЦАП с возможностью работы с частотой дискретизации до 64 кГц.

Функциональная схема микросхемы AD73322 показана на рисунке 3.4.

Рисунок 3.4.

Кодек AD73322 разработан с использованием сигма-дельта преобразователей для универсального применения, включая обработку речи и цифровую телефонию. Каждый канал обеспечивает отношение сигнал/шум на уровне 77 дБ в пределах голосовой полосы частот.

Каналы АЦП и ЦАП имеют программируемые коэффициенты усиления по входу и выходу с диапазонами до 38 дБ и 21 дБ соответственно. Встроенный источник опорного напряжения допускает использование однополярного питающего напряжения величиной +2.7-5.5 В. Его потребляемая мощность при напряжении питания +3 В составляет 73 мВт.

Частота дискретизации кодека может быть запрограммирована на одно из четырех фиксированных значений: 64 кГц, 32 кГц, 16 кГц и 8 кГц при частоте опорного задающего генератора 16.384 МГц. Последовательный порт кодека позволяет легко организовать подключение к стандартным процессорам ЦОС, например, к процессорам семейства ADSP-21XX. Скорость передачи данных по последовательному порту может программироваться. Вариант подключения кодека к процессору семейства ADSP-218X показан на рисунке 3.5.

Рисунок 3.5.

Альтернативным решением может быть выбор преобразователей с параллельным интерфейсом. Например, AD7854 – это 12-разрядный АЦП, работающий с частотой дискретизации 100 или 200 кГц. Схема подключения АЦП AD7854 к процессору ADSP2189 показана на рисунке 3.6.

Рисунок 3.6.

В пояснительной записке необходимо привести результаты сравнительного анализа не менее 3 преобразователей.

3.4 Разработка функциональной схемы

При разработке функциональной схемы необходимо раскрыть особенности работы отдельных компонентов и особенности их взаимодействия. Должна быть представлена общая схема алгоритма функционирования разрабатываемой системы. В пояснительной записке должны быть раскрыты вопросы организации сброса и синхронизации используемых процессоров, особенности начальной загрузки ПЦОС, инициализации HOST интерфейса и особенности взаимодействия между процессорами ЦОС и HOST-процессором, инициализации последовательных портов для подключения АЦП и ЦАП, программирования АЦП и ЦАП, ввод-вывод данных, особенности подключения внешней памяти, клавиатуры, индикации и т.д. Результатом данного раздела является разработанная схема электрическая функциональная Э2.

3.4.1 Организация СИНХРОНИЗАЦИИ, сброса и начальной загрузки

Для стабильной работы многопроцессорной системы необходимо обеспечить стабилизацию тактовых частот используемых процессоров. Стабилизация частоты обеспечивается кварцевым или керамическим резонатором. Например, для стабилизации тактовой частоты процессоров DSP 56ХХХ (фирмы Моторола) можно использовать схему, представленную на рисунке 3.7, где EXTAL и XTAL выводы процессора ЦОС.

Модуль сброса HOST-процессора включает схему POR (Power-On Reset), обеспечивающую начальный сброс микроконтроллера при включении питания, супервизор напряжения - схему BOR (Brown-Out Detector), которая отслеживает напряжение питания в рабочем диапазоне и подает сигнал сброса в случае уменьшения напряжения ниже критического уровня, схему WDT (Watch Dog Timer), которая генерирует сигнал сброса, если обращения к WDT нет в течение некоторого времени (таймаут). Сторожевой, или охранный, таймер (WDT) служит для защиты от зависаний процессора, вызванных случайными помехами. Данные узлы являются обязательными. В зависимости от выбранного типа микроконтроллера, эти блоки могут входить в его состав или их необходимо реализовать при помощи внешних схем

Рисунок 3.7

Начальный сброс процессоров ЦОС при включении питания может быть организован независимо от сброса HOST- процессора. Альтернативным решением является сброс процессоров под управлением HOST-процессора.

В отличие от универсальных микроконтроллеров процессоры ЦОС поддерживает несколько режимов начальной загрузки. Например, начальная загрузка процессора ADSP 21ХХХ, зависит от уровней сигналов на четырех входах управления MODE A, MODE B, MODE C, MODE D во время сброса системы (таблица 3.1). После окончания импульса сброса на входе RESET начинается начальная загрузка памяти процессора в соответствии с выбранным режимом работы. По окончании предварительной загрузки начинает выполняться программа с команды, расположенной по нулевому адресу 0х0000.

Внешние выводы процессоров ЦОС многофункциональны. Выбор конкретной функции осуществляется программированием порта при инициализации процессора.

Таблица 3.1

В пояснительной записке необходимо представить особенности инициализации всех портов процессора ЦОС.

3.4.2 Взаимодействие процессоров по HOST-интерфейсу

При описании взаимодействия процессоров по HOST-интерфейсу необходимо описать назначение используемых ресурсов (регистров) и внешних выводов, раскрыть особенности инициализации (программирования), представить временные диаграммы обмена информации и описать алгоритм взаимодействия.

3.4.3 подключение АЦП и ЦАП

Для подключения АЦП и ЦАП к процессору ЦОС можно использовать последовательный порт. Например, для ADSP 21ХХХ – последовательный порт SPORT0.

Программно доступные регистры управления портом SPORT0 представлены в таблице 3.2.

Таблица 3.2

Последовательный порт реализует следующие возможности:

• независимые функции приема и передачи;

• последовательная передача слов данных длиной от 3 до 16 бит, начиная со старших разрядов или с младших разрядов;

• аппаратное компандирование принимаемых и передаваемых данных по μ-закону и А-закону;

• работа с внутренними и внешними сигналами кадровой синхронизации, с сигналами с активными высоким и низким уровнями, с двумя возможными длительностями импульсов и двумя возможными режимами кадровой синхронизации и др.

На рисунке 3.8 приведен формат регистра управления с адресом 0x3FF6 порта SPORT0.

Рисунок 3.8

Программирование порта SPORT осуществляется путем записи в регистр управления по соответствующему адресу в памяти. Упрощенные временные диаграммы работы последовательного порта ADSP-2189M, работающего в режиме приема (альтернативный режим фреймовой синхронизации), показаны на рисунке 3.9.

Рисунок 3.9.

АЦП является ведущим устройством (MASTER), формирующим сигналы синхронизации SCLK. Последовательные данные от АЦП поступают на вход DR процессора. Первый отрицательный (нисходящий) фронт сигнала SCLK, следующий после отрицательного (нисходящего) фронта сигнала кадровой синхронизации RFS, фиксирует старший бит данных (MSB) от АЦП во входном регистре сдвига процессора. Прием продолжается до тех пор, пока все последовательные биты не будут поочередно записаны во входной регистр сдвига. Основные временные характеристики, на которые следует обратить внимание, это время установления последовательных данных (t_SCS) и время их удержания (t_SCH) по отношению к отрицательным фронтам сигнала SCLK. В случае использования процессора ADSP-2189M, эти значения равны соответственно 4нс. и 7нс.

Схема подключения кодека AD73322 к процессору и внешнему генератору приведена на рисунке 3.5. Напряжения входных аналоговых сигналов Uвх1 и Uвх2, подаваемые на входы VFBP1 и VFBP2 первого и второго каналов микросхемы кодека AD73322, преобразуются с помощью АЦП1 и АЦП2 в пропорциональные 16-разрядные двоичные числа и передаются последовательным кодом с выхода SDO (Serial Data Output) на вход DR (Data Read) последовательного порта SPORT процессора ADSP 21ХХХ. Промежуток времени, который отводится порту на прием бита, определяется одним периодом сигнала битовой синхронизации SCLK (см. рисунок 3.10).

Рисунок 3.10.

В начале каждого пакета данных из 16 бит кодек формирует импульс кадровой синхронизации SDOFS (SDO Framing Signal), от которого порт процессора начинает счет поступающих от АЦП бит. Для передачи двух 16-разрядных слов АЦП первого и второго каналов кодеку необходимо сформировать 32 импульса битовой синхронизации SCLK и 2 импульса кадровой синхронизации SDOFS. Принятые 32 бита в процессоре ЦОС автоматически записываются в регистр RX0 порта SPORT0 Время передачи двух слов не должно превышать период дискретизации аналогового сигнала.

Одновременно с приемом данных от АЦП процессор ЦОС передает два 16-разрядных слова в ЦАП двух каналов кодека.

Формирование сигнала SСLK показано на рисунке 3.11.

Рисунок 3.11.

Программируемый делитель частоты внешнего генератора, подключенного к входу кодека МСLK, может задать один из пяти коэффициентов деления 1, 2, 3, 4 и 5.

Выбор коэффициента деления определяется разрядами 4-6 регистра управления В при формировании внутреннего сигнала DМСLK (таблица 3.3). По умолчанию устанавливается коэффициент деления 1:1. Второй программируемый делитель частоты микросхемы AD73322 определяет частоту выходного сигнала SСLK с помощью разрядов 2-3 регистра В (таблица 3.4).

Таблица 3.3 Установка внутренней частоты DMCLK

Таблица 3.5 Программирование частоты SCLK

Частота дискретизации аналогового сигнала F_S определяется битами 0-1 регистра В и может принимать 4 значения: DMCLK/256, DMCLK/512, DMCLK/1024 и DMCLK/2048 (таблица 3.6). После включения питания процессора по умолчанию устанавливается минимальная частота дискретизации F_S=DMCLK/2048 = 8 кГц

Таблица 3.6 Программирование частоты дискретизации Fs

Обнуление всех управляющих регистров кодека происходит автоматически при поступлении сигнала низкого уровня на вход сброса RESET. Значения, отличные от принятых по умолчанию, записываются в программе пользователя при начальной инициализации. Для этого процессору необходимо передать в кодек от 8 до 16 управляющих 16-разрядных слов в зависимости от выбираемого режима кодека.

Частота битовой синхронизации и коэффициенты деления выбираются из условия: (количество слов) × (размер слова) × F_S < F_SCLK. Для схемы подключения кодека, приведенной на рисунке 3.5, необходимо выполнение неравенства

2 × 16 × F_S < F_SCLK.

Если при инициализации кодека в программе записать в регистр управления В управляющее слово в двоичном коде 1000000100001111, то в младших 7 разрядах будут записана следующая информация DIR0 = 1 (бит 0), DIR1 = 1 (бит 1), SCD0 = 1 (бит 2), SCD1 = 1 (бит 3), MCD0 = 0 (бит 4), MCD1 = 0 (бит 5), MCD2 = 0 (бит 6). Пользуясь таблицами 3.4, 3.5 и 3.6, определяем коэффициенты деления и частоту сигналов:

F_MCLK =16,384 МГц, F_DMCLK =16,384 МГц, F_SCLK = 16,384 МГц,

F_S = 16,384/256 = 64 кГц.

Вывод сброса (RESET) может быть соединен с сигналом общего аппаратного сброса системы или может управляться любым программируемым выходом общего назначения.

3.4.4 Подключение внешней памяти

Подключение внешней памяти к процессору ЦОС может быть организовано по параллельному интерфейсу или последовательному интерфейсу. Рассмотрим вариант подключения внешней памяти по параллельному интерфейсу. В этом случае необходимо сформировать системную магистраль, состоящую из трех шин: шины данных, шины адреса и шины управления. Временные диаграммы чтения информации из внешней памяти для процессора ADSP-2189M представлены на рисунке 3.12. Подключение внешних микросхем памяти и портов ввода-вывода выполняется с помощью 24-разрядной шины данных D23:0, 14-разрядной шины адреса А13:0, 5 сигналов выбора области памяти PMS, DMS, BMS,IOMS, CMS.

Микросхемы памяти с байтовой шиной данных подключаются к процессору через байтовый порт прямого доступа BDMA (рисунок 3.13) с 22-разрядной шиной адреса, обеспечивающей работу микросхем памяти общей емкостью до 4 Мбайт. Кроме сигналов A13:0 для увеличения разрядности адресной шины дополнительно используются 8 бит шины данных D23:16. Контроллер байтового обмена поддерживает 8- и 16-разрядный формат слов при обращении к памяти данных, а также 24-разрядную организацию слов внутренней памяти программ ADSP2189M.

Цикл чтения процессор ЦОС начинается с формирования одного из сигналов шины управления DMS, PMS, CMS или IOMS после фронта синхронизирующего импульса тактовой частоты CLKOUT. Далее на шине адреса устанавливается 14 разрядный код адреса ячейки памяти (А0-А13) и с некоторой задержкой формируется сигнал чтения (RD). Задний фронт сигнала RD фиксирует информацию с шины данных (D) во внутренних регистрах процессора.

Процессор ADSP-2189M способен эффективно взаимодействовать с медленными периферийными устройствами. Имеется три специальных регистра для управления процессом ожидания: для памяти начальной загрузки, для памяти программ и для памяти данных и пространства ввода-вывода. Программист может задать от 0 до 15 тактов ожидания для каждого параллельного интерфейса памяти.

Рисунок 3.12.

Каждый такт ожидания увеличивает время доступа к внешней памяти на величину, равную по длительности одному такту генератора тактовых импульсов процессора (13.3 нс для процессора ADSP-2189M, работающего на тактовой частоте 75 МГц).

3.5 Разработка программного обеспечения

Основа современной программной технологии – модульное и структурное программирование, когда программа проектируется в виде относительно независимых модулей, а в качестве базовых выбираются управляющие структуры: следования, ветвления, организации циклов и вызова подпрограмм, без использования (или с минимальным использованием) операторов безусловного перехода.

В качестве обязательных модулей должны быть представлены программы инициализации всех используемых устройств, в частности, последовательных портов, HOST-интерфейса и, в случае использования, параллельного (системного) интерфейса.

При инициализации, выполняемой обычно однократно в начале основной программы, задаются режимы работы и устанавливаются параметры.

Обязательно должен быть представлен модуль программирования АЦП и ЦАП, в частности кодека, а также подпрограмма обработки прерываний, выполняемая циклически с частотой дискретизации аналоговых сигналов, в которой кроме выполнения команд ввода-вывода для обмена данными с АЦП и ЦАП должен содержаться модуль обработки поступающей информации в реальном времени. Например, расчет выходного сигнала цифрового фильтра низкой частоты.

При описании особенностей алгоритма программной реализации поставленной задачи, например, реализации фильтра низкой частоты, необходимо представить теоретические сведения и экспериментальные результаты исследования фильтра, полученные путем моделирования (например, в системах DSPK, MatLab или Labview). Тексты программ должены быть представлены в приложении.

Список литературы

1. Айфичер Э., Джервис Б. Цифровая обработка сигналов: практический подход, 2-е издание.:Пер. с англ.-М.: Издательский дом «Вильямс», 2004.-992 с.:ил.- Парал. тит. анг.

2. Глинченко А.С., Голенок А.И. Принципы организации и програмирования сигнальных процессоров ADSP 21** - Красноярск: КГТУ, 2000. - 86 с.

3. Круг П.Г. Процессоры цифровой обработки сигналов. - М: Изд. МЭИ, 2002. - 128 с.

4. Кузин А.А. Процессор TMS320C40. - Н. Новгород: 1999, 210 с.

5. Куприянов М.С., Иванова В.Е., Матвиенко Н.И. Микропроцессоры фирмы Motorola. Ч 2. - М: Motorola, 1998. - 51 с.

6. Куприянов Н. С., Матюшкин Б. Д. Цифровая обработка сигналов: процессоры, алгоритмы, средства проектирования. -2-е изд., перераб и доп.СпБ, Политехника, 2002.-592с.:ил..

7. Марков С. Цифровые сигнальные процессоры. Кн.1. - М: Микро-арт, 1996. - 144 с.

8. Мясников, В. И. Микропроцессорные системы: учебное пособие по курсовому проектированию / В.И.Мясников. – Йошкар-Ола: Марийский государственный технический университет, 2008. – 244с.

9. Основы цифровой обработки сигналов: [курс лекций]: учеб. пособие по направлению подгот. дипломир. специалистов 654400 "Телекоммуникации" / Солонина А. И. [и др.]. - 2 - е изд. - СПб.: БХВ-Петербург, 2005. - 753 с.: ил.

10. Потехин, Дмитрий Станиславович. Разработка систем цифровой обработки сигналов на базе ПЛИС / Д. С. Потехин, И. Е. Тарасов. - М.: Горячая линия-Телеком, 2007. - 248 с.: ил. - (Современная электроника)

11. Процессоры цифровой обработки сигналов фирмы Texas Instruments - М: ЗАО СКАН Инжиниринг, 1998. - 70 с.

12. Сергиенко, Александр Борисович. Цифровая обработка сигналов: [учеб. пособие для студентов вузов по направлению подгот. дипломир. специалистов "Информатика и вычисл. техника"] / А. Б. Сергиенко. - 2-е изд. - СПб. и др.: Питер, 2005. - 750 с.: ил. - (Учебник для вузов)

13. Солонина, Алла И. Алгоритмы и процессоры цифровой обработки сигналов: Учеб.пособие для студ-ов по направлению 654400"Телекоммуникации" / А.Солонина, Д.Улахович, Л.Яковлев. - СПб.: БХВ-Петербург, 2002. - 454 с.: ил. - (Учебное пособие)

14. Солонина А., Улахович Д., Яковлев Л. Цифровые процессоры обработки сигналов - СПБ: БХВ, 2000. - 512 с.

15. Сперанский B.C. Сигнальные микропроцессоры и их применение в системах телекоммуникаций и электроники: [учеб. пособие для студентов вузов по специальностям: "Радиосвязь, радиовещание и телевидение", "Средства связи с подвижными объектами", "Многокан. телекоммуникац. системы"] / В. С. Сперанский. - М.: Горячая линия - Телеком, 2008. - 168 с.: ил. - (Современная электроника). -

ПРИЛОЖЕНИЕ 1

Министерство образования и науки российской федерации

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования

поволжский государственный технологический университет

Кафедра радиотехники и связи