Раздел 2 5 страница

Рисунок 9.2. Принципиальная схема четырехразрядного цифро-аналогового преобразователя

Рисунок 10.1. Матрица резисторов R-2R

Рисунок 10.2. Принципиальная схема четырехразрядного цифро-аналогового преобразователя R-2R

Раздел 11

Рисунок 11.1.1 Таблица истинности сумматора по модулю 2

Рисунок 11.1.2 Принципиальная схема сумматора по модулю 2

Рисунок 11.1.3 Условно-графическое изображение схемы исключающего "ИЛИ"

Рисунок 11.1.4 Таблица истинности полусумматора

Рисунок 11.1.5. Принципиальная схема, реализующая таблицу истинности полусумматора.

Рисунок 11.1.6 Изображение полусумматора на схемах.

Рисунок 11.1.7 Таблица истинности полного двоичного одноразрядного сумматора.

Рисунок 11.1.8 Принципиальная схема, реализующая таблицу истинности полного двоичного одноразрядного сумматора.

Рисунок 11.1.9 Условно-графическое изображение полного двоичного одноразрядного сумматора

Рисунок 11.1.10 Принципиальная схема многоразрядного двоичного сумматора

Рисунок 11.1.11 Условно-графическое изображение полного двоичного многоразрядного сумматора

Рисунок 11.1.12 Выполнение операции умножения в столбик

Рисунок 11.1.13 Схема матричного умножителя 4*4

Рисунок 11.1.14 Схема постоянного запоминающего устройства (ПЗУ), построенная на мультиплексоре.

Рисунок 11.1.15 Обозначение постоянного запоминающего устройства на принципиальных схемах.

Рисунок 11.1.16 Схема многоразрядного ПЗУ (ROM).

Рисунок 11.1.17 Схема масочного постоянного запоминающего устройства (ROM).

Рисунок 11.1.18 Условно-графическое обозначение масочного ПЗУ (ROM) на принципиальных схемах.

Рисунок 11.1.19 Условно-графическое обозначение программируемого постоянного запоминающего устройства (PROM) на принципиальных схемах.

Рисунок 11.1.20 Запоминающая ячейка ПЗУ с ультрафиолетовым и электрическим стиранием.

Рисунок 11.1.21 Условно-графическое обозначение РПЗУ (EPROM) на принципиальных схемах.

Рисунок 11.1.22 Условно-графическое обозначение электрически стираемого постоянного запоминающего устройства (EEPROM) на принципиальных схемах.

Рисунок 11.1.23 Условно-графическое обозначение FLASH памяти на принципиальных схемах.

Рисунок 11.1.24 Временные диаграммы сигналов чтения информации из ПЗУ.

Рисунок 11.1.25 Идеализированная амплитудно-частотная характеристика коэффициента передачи фильтра.

Рисунок 11.1.26. Структурная схема устройства, способного вычислять операцию свёртки.

Рисунок 11.1.27 Форма импульсной характеристики колебательного контура.

Рисунок 11.1.28. Форма частотной характеристики фильтра.

Рисунок 11.2.1 Временная диаграмма сигнала на выходе фазового аккумулятора.

Рисунок 11.2.2 Структурная схема фазового аккумулятора

Рисунок 11.2.3. Принципиальная схема фазового аккумулятора

Рисунок 11.2.4 Схема полярного модулятора

Рисунок 11.2.5 Структурная схема квадратурного модулятора

Рисунок 11.2.6 Пример временной реализации сигнала.

Рисунок 11.2.7 Сигнал на входе интерполирующего фильтра.

Рисунок 11.2.8. Спектр сигнала, приведенного на рисунке 11.2.7.

Рисунок 11.2.9 Амплитудно-частотная характеристика интерполирующего фильтра.

Рисунок 11.2.10 Сигнал на выходе интерполирующего фильтра.

Рисунок 11.2.11 Сигнал на выходе интерполирующего фильтра.

Рисунок 11.2.12. Структурная схема квадратурного модулятора с низкоскоростным потоком квадратурных сигналов.

Рисунок 11.2.13 Структурная схема однородного фильтра седьмого порядка

Рисунок 11.2.14 Структурная схема двухкаскадного фильтра, эквивалентного фильтру, приведенному на рисунке 11.2.13

Рисунок 11.2.15. Структурная схема фильтра-интерполятора, эквивалентного фильтру, приведенному на рисунке 11.2.14

Рисунок 11.2.16. Структурная схема трехкаскадного фильтра-интерполятора (CIC3)

Рисунок 11.2.17. Амплитудно-частотная характеристика четырехкаскадного однородного фильтра-интерполятора

Рисунок 11.3.1 Структурная схема квадратурного демодулятора.

Рисунок 11.3.3. Структурная схема однородного фильтра седьмого порядка

Рисунок 11.3.4. Структурная схема двухкаскадного фильтра, эквивалентного фильтру, приведенному на рисунке 11.3.3.

Рисунок 11.3.5. Структурная схема фильтра-дециматора, эквивалентного фильтру, приведенному на рисунке 11.3.3

Рисунок 11.3.6. Структурная схема трехкаскадного фильтра-дециматора

Рисунок 11.3.7. Амплитудно-частотная характеристика четырехкаскадного однородного фильтра-дециматора

Раздел 12

Рисунок 12.1.1 Структурная схема устройства измерения времени

Рисунок 12.1.2. Уточнённая структурная схема устройства измерения времени

Рисунок 12.1.3. Структурная схема часов

Рисунок 12.1.4. Уточнённая структурная схема часов

Рисунок 12.1.5 Схема кварцевого генератора, выполненная на логическом инверторе

Рисунок 12.1.6. Схема делителя на 32768 генератора секундных импульсов

Рисунок 12.1.7. Схема делителя на 60 генератора минутных импульсов

Рисунок 12.1.8. Схема счётчика часовых импульсов

Рисунок 12.1.8. Схема подключения одного сегмента светодиодного индикатора к выходному каскаду микросхемы SN74LS247D.

Рисунок 12.1.9. Схема подключения светодиодного индикатора ACSA56‑41SRWA‑F01 к микросхеме семисегментного дешифратора SN74LS247D.

Рисунок 12.2.10 Схема последовательного DSP-порта

Рисунок 12.2.11 Временные диаграммы сигналов на выходе синхронного последовательного DSP-порта

Рисунок 12.2.12. Упрощённая схема соединения микросхемы АЦП с последовательным выходом и сигнального процессора

Рисунок 12.2.13. Временные диаграммы сигналов на выводах синхронного последовательного интерфейса SPI

Рисунок 12.2.14 Схема master SPI-порта

Рисунок 12.2.15. Временные диаграммы схемы формирования сигнала выбора подчиненного SS

Рисунок 12.2.16. Схема подчиненного SPI-порта