Раздел 2 4 страница

Рисунок 1.1. Внешний вид цифровой микросхемы малой степени интеграции в DIP-корпусе

Рисунок 1.2. Внешний вид цифровой микросхемы малой степени интеграции в SOT-23 корпусе

Рисунок 1.3. Цоколевка инвертора 1G04 в корпусе SC-70

Рисунок 1.4. Цоколевка логического элемента ""И-НЕ" 1G00 в корпусе SC-70

Рисунок 1.5. Цоколевка D-триггера 1G79 в корпусе SC-70

Рисунок 2.1. Классификация программируемых логических интегральных схем (ПЛИС)

Рисунок 3.1. Обобщенная структура программируемых логических матриц (ПЛМ)

Рисунок 3.2. Представление внутренней структуры схем ПЛМ, принятое в зарубежной литературе

Рисунок 4.1. Обобщенная структура программируемых матриц логики (ПМЛ)

Рисунок 5.1. Пример внутренней схемы CPLD

Рисунок 5.2. Внутренняя схема макроячейки микросхемы CPLD

Рисунок 6.1. Обобщенная структура микросхем FPGA

Рисунок 6.2. Пример внутреннего устройства LUT ПЗУ

Рисунок 6.3. Пример схемы логического блока FPGA микросхемы

Рисунок 6.4. Пример запрограммированного участка FPGA

Рисунок 1.1 Пример пиктограмм.

Рисунок 1.2. Пример десятичного индикатора

Рисунок 1.3. Изображение семисегментного индикатора и название его сегментов

Рисунок 1.4. Пример изображения буквы S на матричном индикаторе 5*7

Рисунок 1.1.1 Схема подключения индикаторной лампы накаливания к цифровой ТТЛ микросхеме

Рисунок 1.1.2. Эквивалентная схема подключения транзисторного ключа к цифровой ТТЛ микросхеме

Рисунок 1.1.3. Эквивалентная схема цепи протекания обратного коллекторного тока.

Рисунок 1.1.4. Эквивалентная схема шунтирования цепи протекания обратного коллекторного тока транзисторного ключа резистором при формировании цифровой микросхемой нулевого потенциала.

Рисунок 2.1. Схема подключения индикаторной газоразрядной лампы к цифровой ТТЛ микросхеме

Рисунок 2.2. Внешний вид газоразрядного индикатора ИН-1

Рисунок 2.3. Внешний вид индикаторной панели на газоразрядных лампах

Рисунок 2.4. Схема подключения индикаторной газоразрядной лампы к десятичному дешифратору

Рисунок 2.5. Внешний вид газоразрядного индикатора с подогревным катодом

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору с вытекающим током

Рисунок 1.1 Пример пиктограмм.

Рисунок 1.2. Пример десятичного индикатора

Рисунок 1.3. Изображение семисегментного индикатора и название его сегментов

Рисунок 1.4. Пример изображения буквы S на матричном индикаторе 5*7

Рисунок 1.1.1 Схема подключения индикаторной лампы накаливания к цифровой ТТЛ микросхеме

Рисунок 1.1.2. Эквивалентная схема подключения транзисторного ключа к цифровой ТТЛ микросхеме

Рисунок 1.1.3. Эквивалентная схема цепи протекания обратного коллекторного тока.

Рисунок 1.1.4. Эквивалентная схема шунтирования цепи протекания обратного коллекторного тока транзисторного ключа резистором при формировании цифровой микросхемой нулевого потенциала.

Рисунок 2.1. Схема подключения индикаторной газоразрядной лампы к цифровой ТТЛ микросхеме

Рисунок 2.2. Внешний вид газоразрядного индикатора ИН-1

Рисунок 2.3. Внешний вид индикаторной панели на газоразрядных лампах

Рисунок 2.4. Схема подключения индикаторной газоразрядной лампы к десятичному дешифратору

Рисунок 2.5. Внешний вид газоразрядного индикатора с подогревным катодом

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору с вытекающим током

Рисунок 1.1 Пример пиктограмм.

Рисунок 1.2. Пример десятичного индикатора

Рисунок 1.3. Изображение семисегментного индикатора и название его сегментов

Рисунок 1.4. Пример изображения буквы S на матричном индикаторе 5*7

Рисунок 1.1.1 Схема подключения индикаторной лампы накаливания к цифровой ТТЛ микросхеме

Рисунок 1.1.2. Эквивалентная схема подключения транзисторного ключа к цифровой ТТЛ микросхеме

Рисунок 1.1.3. Эквивалентная схема цепи протекания обратного коллекторного тока.

Рисунок 1.1.4. Эквивалентная схема шунтирования цепи протекания обратного коллекторного тока транзисторного ключа резистором при формировании цифровой микросхемой нулевого потенциала.

Рисунок 2.1. Схема подключения индикаторной газоразрядной лампы к цифровой ТТЛ микросхеме

Рисунок 2.2. Внешний вид газоразрядного индикатора ИН-1

Рисунок 2.3. Внешний вид индикаторной панели на газоразрядных лампах

Рисунок 2.4. Схема подключения индикаторной газоразрядной лампы к десятичному дешифратору

Рисунок 2.5. Внешний вид газоразрядного индикатора с подогревным катодом

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору

Рисунок 2.6. Схема подключения семисегментного газоразрядного индикатора к дешифратору с вытекающим током

Рисунок 3.6. Схема подключения светодиодного индикатора к цифровой ТТЛ микросхеме.

Рисунок 3.7. Схема подключения светодиодного индикатора к цифровой микросхеме с пятивольтовым питанием.

Рисунок 3.8. Использование тока единицы для зажигания светодиодного индикатора.

Рисунок 3.9. Схема подключения светодиодного индикатора к цифровой микросхеме с открытым коллектором.

Рисунок 4.1. Вращение поляризации света жидким кристаллом

Рисунок 4.2. Вращение поляризации света жидким кристаллом

Рисунок 4.4. Принципиальная схема контроллера семисегментного жидкокристаллического индикатора

Рисунок 5.1. Структурная схема динамической индикации

Рисунок 5.2 схема протекания тока по одному из сегментов индикатора.

Рисунок 5.3. Принципиальная схема блока динамической индикации.

Раздел 9

Таблица 1.1 Таблица истинности умножителя знаков.

X1	X2	Y
-1	-1
-1		-1
	-1	-1

Таблица 1.2 Таблица истинности элемента “исключающее ИЛИ”.

X1	X2	Y

Рисунок 1.1 Схема цифрового фазового детектора.

Рисунок 1.2. Временные диаграммы синфазных сигналов.

Рисунок 1.3. Временные диаграммы сигналов, сдвинутых по фазе на 15°.

Рисунок 1.4. Временные диаграммы сигналов, сдвинутых по фазе на 165°.

Рисунок 1.5. Зависимость напряжения на выходе фазового детектора от сдвига фаз входных колебаний.

Рисунок 2.1. Принципиальная схема фазового компаратора

а)

б)

в)

Рисунок 2.2. Временные диаграммы сигналов на входах и выходах триггеров, входящих в состав фазового компаратора.
а – опорное колебание опережает подстраиваемое по фазе
б — подстраиваемое колебание опережает опорное по фазе
в – колебания совпадают по фазе

Рисунок 2.3. Принципиальная схема фазового компаратора с диодными ключами

Рисунок 3.1 Структурная схема цепи фазовой автоподстройки частоты

Рисунок 3.2. Структурная схема цифрового синтезатора частот

Рисунок 3.3. Структурная схема цифрового синтезатора частот с малым шагом перестройки частоты

Рисунок 4.1. Принципиальная схема аналогового умножителя частоты.

Рисунок 5.1. Пример схемы частотного детектора, построенного на основе схемы фазовой автоподстройки частоты

Рисунок 1.2. Влияние стробоскопического эффекта во временной области, приводящее к наложению спектров входного сигнала.

Рисунок 1.3. Спектр дискретизированного аналогового сигнала

Рисунок 2.1 Принципиальная схема устройства выборки и хранения

Рисунок 2.2 Нарастание напряжения на выходе дискретизатора при открывании его ключа

Рисунок 2.3. Амплитудно-частотная характеристика дискретизатора

Рисунок 2.4. Нарастание напряжения на выходе устройства выборки и хранения при открывании его ключа

Рисунок 2.6. Стробирование аналогового сигнала импульсами ненулевой длительности

Рисунок 2.7. Принципиальная схема устройства выборки и хранения, работающего в интегрирующем режиме

Рисунок 2.8. Амплитудно-частотная характеристика УВХ, работающего в режиме интегрирования

Рисунок 3.1 Влияние частоты дискретизации на требования к характеристикам аналогового фильтра.

Рисунок 3.2 АЧХ фильтра Баттерворта 10-го порядка.

Рисунок 3.3 ФЧХ фильтра Баттерворта 10-го порядка.

приведена на рисунке 2.5.

Рисунок 2.5. Амплитудно-частотная характеристика, соответствующая импульсному отклику, приведенному на рисунке 2.4

Рисунок 2.6. Стробирование аналогового сигнала импульсами ненулевой длительности

Рисунок 2.7. Принципиальная схема устройства выборки и хранения, работающего в интегрирующем режиме

Рисунок 2.8. Амплитудно-частотная характеристика УВХ, работающего в режиме интегрирования

Рисунок 3.1 Влияние частоты дискретизации на требования к характеристикам аналогового фильтра.

Рисунок 3.2 АЧХ фильтра Баттерворта 10-го порядка.

Рисунок 3.3 ФЧХ фильтра Баттерворта 10-го порядка.

Рисунок 3.4. Групповая задержка фильтра Баттерворта 10-го порядка.

Рисунок 3.5. Влияние частоты дискретизации на требования к характеристикам аналогового фильтра.

Рисунок 4.1. Дискретизация низкочастотного сигнала.

Рисунок 4.2. Субдискретизация сигнала, находящегося во второй зоне Котельникова.

Рисунок 4.3. Субдискретизация сигнала, находящегося в третьей зоне Котельникова.

Рисунок 5.1. Принципиальная схема трехразрядного параллельного АЦП

Рисунок 5.2. Принципиальная схема параллельного АЦП с параллельным регистром на выходе

Рисунок 5.3. Структурная схема быстродействующего параллельного АЦП

Рисунок 6.1. Структурная схема восьмиразрядного последовательно-параллельного АЦП

Рисунок 6.2. Структурная схема конвейерного восьмиразрядного последовательно-параллельного АЦП

Рисунок 7.1. Временные диаграммы напряжений на входах компаратора АЦП последовательного приближения

Рисунок 7.2. Структурная схема АЦП последовательного приближения

Рисунок 8.1. Структурная схема линии связи с импульсно-кодовой модуляцией

Рисунок 8.2. Зависимость уровня шумов квантования АЦП от частоты

Рисунок 8.3. Структурная схема линии связи с дельта-модуляцией

Рисунок 8.4. Структурная схема дельта-модулятора первого порядка

Рисунок 8.5. Зависимость уровня шумов квантования дельта-модуляции от частоты

Рисунок 8.6. Частотная зависимость шумов квантования на выходе дельта-модуляторов различного порядка

Рисунок 8.7. Структурная схема дельта-модулятора третьего порядка

Рисунок 8.8. Структурная схема сигма-дельта-АЦП с применением параллельного АЦП

Рисунок 8.9. Структурная схема сигма-дельта-АЦП промежуточной частоты

Рисунок 3.4. Групповая задержка фильтра Баттерворта 10-го порядка.

Рисунок 3.5. Влияние частоты дискретизации на требования к характеристикам аналогового фильтра.

Рисунок 4.1. Дискретизация низкочастотного сигнала.

Рисунок 4.2. Субдискретизация сигнала, находящегося во второй зоне Котельникова.

Рисунок 4.3. Субдискретизация сигнала, находящегося в третьей зоне Котельникова.

Рисунок 5.1. Принципиальная схема трехразрядного параллельного АЦП

Рисунок 5.2. Принципиальная схема параллельного АЦП с параллельным регистром на выходе

Рисунок 5.3. Структурная схема быстродействующего параллельного АЦП

Рисунок 6.1. Структурная схема восьмиразрядного последовательно-параллельного АЦП

Рисунок 6.2. Структурная схема конвейерного восьмиразрядного последовательно-параллельного АЦП

Рисунок 7.1. Временные диаграммы напряжений на входах компаратора АЦП последовательного приближения

Рисунок 7.2. Структурная схема АЦП последовательного приближения

Рисунок 8.1. Структурная схема линии связи с импульсно-кодовой модуляцией

Рисунок 8.2. Зависимость уровня шумов квантования АЦП от частоты

Рисунок 8.3. Структурная схема линии связи с дельта-модуляцией

Рисунок 8.4. Структурная схема дельта-модулятора первого порядка

Рисунок 8.5. Зависимость уровня шумов квантования дельта-модуляции от частоты

Рисунок 8.6. Частотная зависимость шумов квантования на выходе дельта-модуляторов различного порядка

Рисунок 8.7. Структурная схема дельта-модулятора третьего порядка

Рисунок 8.8. Структурная схема сигма-дельта-АЦП с применением параллельного АЦП

Рисунок 8.9. Структурная схема сигма-дельта-АЦП промежуточной частоты

Рисунок 9.1. Принципиальная схема одноразрядного цифро-аналогового преобразователя (ЦАП)