Логическое кодирование для улучшения характеристик потенциальных кодов

Для улучшения потенциальных кодов используются два метода.

Первый метод – избыточные коды - основан на добавлении в исходный код избыточных бит, содержащих логические единицы. В этом случае длинные последовательности нулей прерываются и код становится самосинхронизирующимся для любых передаваемых данных. Исчезает также постоянная составляющая, а, значит, еще более сужается спектр сигнала. Однако этот метод снижает полезную пропускную способность линии связи, так как избыточные единицы полезной информации не несут.

При применении избыточных кодов исходная последовательность бит разбивается на порции – символы. Затем каждый исходный символ заменяется на новый, который имеет большее количество бит, чем исходный. Например, логический код 4В/5В, используемый в технологиях FDDI и Fast Ethernet, заменяет исходные символы длиной в 4 бит на символы длиной в 5 бит. Так как результирующие символы содержат избыточные биты, то общее количество битовых комбинаций в них больше, чем в исходных. Так, в коде 4В/5В результирующие символы могут содержать 32 битовых комбинации, в то время как исходные символы — только 16. Поэтому в результирующем коде можно отобрать 16 таких комбинаций, которые не содержат большого количества нулей, а остальные считать запрещенными кодами. Кроме устранения постоянной составляющей и придания коду свойства самосинхронизации, избыточные коды позволяют приемнику распознавать искаженные биты; Если приемник принимает запрещенный код, значит, на линии произошло искажение сигнала. Символы кода 4В/5В длиной 5 бит гарантируют, что при любом их сочетаний на линия не могут встретиться более трех нулей подряд. Буква В в названии кода означает, что элементарный сигнал имеет 2 состояния — от английского binary — двоичный. Имеются также коды и с тремя состояниями сигнала, например, в коде 8В/6Т для кодирования 8 бит исходной информации используется код из б сигналов, каждый из которых имеет три состояния. Избыточность кода 8В/6Т выше, чем кода 4В/5В, так как на 256 исходных кодов приходится 3⁶=729 результирующих символов.

Для обеспечения заданной пропускной способности линии передатчик использующий избыточный код, должен работать с повышенной тактовой частотой. Так, для передачи кодов 4В/5В со скоростью 100 Мб/с передатчик должен работать с тактовой частотой 125 МГц. При этом спектр сигнала на линии расширяется по сравнению со случаем, когда по линии передается чистый, не избыточный код Тем не менее спектр избыточного потенциального кода оказывается уже спектра мапчестерского кода, что оправдывает дополнительный этап логического кодирования, а также работу приемника и передатчика на повышенной тактовой частоте.

Второй метод улучшения свойств потенциальных кодов – скрэмблирование.

Перемешивание данных скрэмблером перед передачей их в линию с помощью потенциального кода является другим способом логического кодирования.

Методы скрэмблирования заключаются в побитовом вычислении результирующего кода на основании бит исходного кода и полученных в предыдущих тактах бит результирующего кода. Например скрэмблер может реализовывать следующее соотношение:

(7.1)

где В_i — двоичная цифра результирующего кода, полученная на i-м такте работы скрэмблера, А - двоичная цифра исходного кода, поступающая на i-м такте на вход скрэмблера, В_i-3 и В_i-5 — двоичные цифры результирующего кода, полученного на предыдущих тактах работы скрэмблера, соответственно на 3 и на 5 тактов ранее текущего такта, — операция исключающего ИЛИ (сложение по модулю 2).

Например, для исходной последовательности 110110000001 скрэмблер даст следующий результирующий код:

В₁= А₁=1 (первые три цифры результирующего кода будут совпадать с исходным, так как еще нет нужных предыдущих цифр)

Таким образом, на выходе скрэмблера появится последовательность 110001101111, в которой нет последовательности из шести нулей, присутствовавшей в исходном коде.

После получения результирующей последовательности приемник передает ее дескрэмблеру, который восстанавливает исходную последовательность на основании обратного соотношения:

(7.2)

Различные алгоритмы скрэмблирования отличаются количеством слагаемых, дающих цифру результирующего кода. и сдвигом между слагаемыми. Так в сетях ISDN при передаче данных от сети к абоненту используется преобразование со сдвигами в 5 и 23 позиции, а при передаче данных от абонента в сеть — со сдвигами 18 и 23 позиции.

Существуют и более простые методы борьбы с последовательностями единиц, также относимые к классу скрэмблкрования.

Для улучшения кода Вipolar АМI используются два метода, основанные на искусственном искажении последовательности нулей запрещенными символами.

На рисунке 7.5 показано ислользование метода В8ZS (Вiроlar with 8 Zeros Substituion) и метода НDВ3 (Нigh Density Вipolar 3 Zeros) для корректировки кода АМI.

Исходный код состоит из двух длинных последовательностей нулей. В первом случае —из 8, а во втором— из 5.

Код В8ZS исправляет только последовательности, состоящие из 8 нулей. Для этого он после первых трех нулей вместо оставшихся пяти нулей вставляет пять цифр: V-1^*-0-V-1^*. V здесь обозначает сигнал единицы запрещенной для данного такта полярности, то есть сигнал, не изменяющий полярность предыдущей единицы, 1^* — сигнал единицы корректной полярности, а знак звездочки отмечает тот факт, что в исходном коде в этом такте была не единица, а ноль. В результате на 8 актах приемник наблюдает 2 искажения — очень маловероятно, что это случилось из-за шума на линии или других сбоев передачи. Поэтому приемник считает такие нарушения. кодировкой 8 последовательных нулей и после приема заменяет их на исходные 8 нулей. Код В8ZS построен так, что его постоянная составляющая равна нулю при любых последовательностях двоичных цифр.

Рисунок 7.5 Коды B8ZS и HDB3. V – сигнал запрещенной полярности; 1^* - сигнал единицы корректной полярности, но заменившей ноль в исходном коде.

Код НDВ3 исправляет любые четыре подряд идущих нуля в исходной последовательности. Правила формирования кода НDВ3 более сложные, чем кода В8ZS. Каждые четыре нуля заменяются четырьмя сигналами, в которых имеется один сигнал V. Для подавления постоянной составляющей полярность сигнала V чередуется при последовательных заменах. Кроме того, для замены используются два образца четырехтактовых кодов. Если исходный код содержал не четное число единиц, то используется последовательность 000V, а. если число единиц было четным.— последовательность 1^*00V.