Дешифраторов

В булевых функциях дешифраторов и мультиплексоров присутствуют операции логического сложения и умножения входных переменных. Это позволяет реализовывать БФ на основе этих узлов.

Задача 9.1. С помощью дешифраторасинтезировать схему, реализующую БФ F₁=Σ(0,2,4,5,7).

Запишем эту БФ в СДНФ:

Рассмотрим систему БФ трехразрядного дешифратора:

Выходные функции дешифратора Y0, Y2, Y4, Y5, Y7 полностью совпадают с конъюнкциями, входящими в F₁. Таким образом, тривиальная реализация БФ заключается в простом логическом сложении сигналов с соответствующих выходов дешифратора. Чтобы реализовать заданную БФ, к дешифратору нужно добавить схему, выполняющую логическое сложение сигналов с этих выходов, т. е. схему ИЛИ на пять входов. Комбинационные схемы, соответствующие функции F₁, представлены на рис. 9.1.

Рис. 9.1. Схема реализации F₁ на управляемом дешифраторе:

а – с использованием схемы ИЛИ на 8 входов;

б – с использованием нескольких схем ИЛИ

В представленных схемах используются управляемые дешифраторы, поэтому для их нормальной работы нужно на управляющие входы подать единичный уровень. На рис. 9.1 (а) применена схема ИЛИ на 8 входов. На неиспользуемые три входа этой схемы нужно подать логический ноль. На рис. 9.1 (б) используются каскадное включение схем ИЛИ с двумя и тремя входами. Неиспользуемые выходы дешифраторов остаются «висящими» и никуда не подключаются!

Задачу можно решить с использованием двухразрядных дешифраторов (рис. 9.2). Из них строится трехразрядный дешифратор, соответствующие выходы которого собираются на схемах ИЛИ. В этой схеме элемент ИЛИ на пять входов реализован иначе, чем на рис. 9.1 (б).

Рис. 9.2. Реализация БФ F₁ на двухразрядных дешифраторах

Задача 9.2. С помощью трехразрядного дешифратора с инверсными выходамисинтезировать схему, реализующую БФ F₂=Σ(3,4,5,6,8,10,11).

Любой выход дешифратора с инверсными выходами реализует функцию

В соответствие с заданием необходимо реализовать:

Преобразуем функцию с использованием теоремы Де Моргана следующим образом:

Четырехразрядный дешифратор построен из двух трехразрядных дешифраторов. В качестве выходной схемы используется стандартная 8-входовая схема И-Не. На неиспользуемый вход схемы И-Не подается сигнал равный логической единице (рис. 9.3).

Рис. 9.3. Реализация БФ F₂

Задача 9.3. С помощью трехразрядного дешифратора синтезировать схему, реализующую БФ Z=П(1,2,5,6,7,8,12,13,15).

Эту задачу можно решить двумя способами:

1) поскольку функция задана в СКНФ (нулевыми значениями), то задачу можно переформулировать: Z=Σ(0,3,4,9,10,11,14), т. е. задать БФ в форме СДНФ, при этом в скобках указываются те наборы аргументов, на которых БФ принимает единичные значения. Схема на рис. 9.4 (а).

2) записать БФ в форме СКНФ и выполнить преобразования:

Здесь для реализации функции Z использован дешифратор с инверсными выходами (рис. 9.4, б).

Рис. 9.4. Реализация функции Z:

а – на дешифраторе с прямыми выходами;

б – на дешифраторе с инверсными выходами