Глава 3. Идея построения полного сумматора точно такая же, как и полусумматора

Идея построения полного сумматора точно такая же, как и полусумматора. Из таблицы сложения видно, что перенос (логическая переменная Р) принимает значение 1 тогда, ког­да хотя бы две входные логические переменные одновре­менно принимают значение 1. Таким образом, перенос реа­лизуется путем логического сложения результатов попарного логического умножения входных переменных (А, В, Р₀). Формула переноса получает следующий вид:

Р = (А & В) v (А & Р₀) v (В & Р₀). Для получения значения суммы (логическая переменная S) необходимо результат логического сложения входных пе­ременных (А, В, Р₀) умножить на инвертированный пере­нос Р:

S = (A v Б v Р₀) & Р. Данное логическое выражение дает правильные значе­ния суммы во всех случаях, кроме одного, когда на все входные логические переменные принимают значение 1. Действительно:

Р - (1 & 1) v (1 & 1) v (1 & 1) = 1; S = (lvlvl)&P = l&0 = 0.

Для получения правильного значения суммы (для данно­го случая переменная S должна принимать значение 1) необ­ходимо сложить полученное выше выражение для суммы с результатом логического умножения входных переменных (А, В, P_Q). В результате логическое выражение для вычисле­ния суммы в полном сумматоре принимает следующий вид:

S = (A v В v Р₀) & Р₀ v (А & В & Р₀). Многоразрядный сумматор. Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, при-" чем выход (перенос) сумматора младшего разряда подклю­чается ко входу сумматора старшего разряда.

3.7.3. Триггер

Важнейшей структурной единицей оперативной памяти компьютера, а также внутренних регистров процессора яв­ляется триггер. Это устройство позволяет запоминать, хра­нить и считывать информацию (каждый триггер может хра­нить 1 бит информации).

Триггер можно построить из двух логических элементов «ИЛИ» и двух элементов «НЕ» (рис. 3.5).

Основы логики н логические основы компьютера

Рис. 3.5

Триггер 5(1)

		ИЛИ		НЕ
		W
R		Q

В обычном состоянии на входы триггера подан сигнал О, и триггер хранит 0. Для записи 1 на вход S (установочный) подается сигнал 1. Последовательно рассмотрев прохожде­ние сигнала по схеме, видим, что триггер переходит в это со­стояние и будет устойчиво находиться в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил 1, то есть с выхода триггера Q можно считать 1.

Для того чтобы сбросить информацию и подготовиться к приему новой, подается сигнал 1 на вход R (сброс), после чего триггер возвратится к исходному «нулевому» состоя­нию.

3.8. Построить таблицы истинности для логических формул, по ко­торым определяются перенос и сумма полного одноразрядного сумматора.

3.9. Построить схему полного сумматора одноразрядных двоичных чисел с учетом переноса из младшего разряда.

3.10. Проследить по логической схеме триггера, что происходит
после поступления сигнала 1 на вход R (сброс).

Глава 4 __________________