Устройство управления микропроцессора

Устройство управления МП обеспечивает необходимую последовательность действий МП при выполнении программы, состоящей из команд записанных в ПЗУ (Memory/program).

УУ состоит из дешифратора команд и формирователя сигналов управления (ДШК и ФСУ).

1-ый байт

Д7 Разряд ДО

ДШК   ФСУ

1 – MemR

2 – MemW

3 – IOR

4 – IOW

CLK 1 2 3 4

Рис. 6 Устройство управления МП

При выполнении любой команды программы содержимое программного счетчика загружается в магистраль адреса МА (см.рис.7 – схема микропроцессорной системы), одновременно формируется сигнал чтения памяти программ и в ответ на эти сигналы содержимое первого слова команды, хранящейся в ячейке памяти программ, загружается в МД (магистраль данных), откуда поступает в ДШК УУ. После этого содержимое регистра программного счетчика РС наращивается на единицу, подготавливая выполнение считывания очередной команды.

ДШК определяет тип команды и тип адресации операндов, в соответствии с которым УУ генерирует управляющие сигналы:

CLK – тактовые сигналы,

Mem R – сигнал считывания из памяти,

Mem W - сигнал записи в память,

IOR – сигнал считывания из регистров ввода-вывода,

IOW – сигнал записи в регистры ввода-вывода.

Пример №1:

LDI R16, 100 – ни один из управляющих сигналов не генерируется.

LDS R16, 100 – генерируется сигнал MemR.

STS 100, R16 – генерируется сигнал MemW.

LDS R16, 95 – генерируется сигнал IOR, после считывания первого байта команды, УУ определяет прямой тип адресации 2-го операнда и, для обращения к этому операнду, формируется сигнал IOR для его прочтения из ПЗУ.