Принципи побудови вибраної базової ПЛМ

Виготовляємі електронною промисловість ПЛІС мають в собі базову структуру програмуємої логічної матриці, яка включає матрицю кон’юнкторів (матриця " І ") і матрицю диз’юнкторів (матриця " АБО "). Принцип побудови таких ПЛМ розглянемо на ПЛІС серії K556PT1. Структурна схема даної ПЛІС приведена на рис. 11.2.1

Рис 3.1 Структурна схема ПЛМ серії К556РТ1

Дана ПЛІС включає матрицю кон’юнкторів (матрицю " І ") матрицю диз’юнкторів (матриця " АБО "), блок вхідних підсилювачів (ВП), блок вихідних каскадів (ВК), схему дозвону виборки кристалу (ДВ), програмуємий дешифратор, програмуємі адресні формірователі (АФ1, АФ2). Вхідні підсилювачі формують прямі і інверсні значення вхідних змінних по всім шістнадцяти входам (А1…А16).

Програмуємий дешифратор (ДС) і програмуємі адресні формірователі (АФ1, АФ2) використовують тільки в режимах програмування і контролю ПЛІС. Організація цих режимів достатньо складна і в даному підручнику не розглядується.

Для наглядності і більш повного розуміння принципа побудови ПЛМ розглянемо базову функціональну схему ПЛІС серії K556PT1, яка включає в себе лише основні вузли схеми матриці " І ", " АБО ", вхідні і вихідні каскади, рис 11.2.2.

Рис 3.2 Базова функціональна схема ПЛІС серії K556PT1

де ВП1…ВП16 – вхідні підсилювачі;

К1…К48 – кон’юнктори матриці " І ";

Д1… Д8 – дизю’нктори матриці " АБО ";

ВК1… ВК8 – вихідні каскади;

Р1…Р48 – шини кон’юнкцій;

S1…S8 – шини диз’юнкцій;

F1…F1928 – плавкі ніхромові перемикачі;

VD1…VD1536 – діоди Шотки;

VT1…VT34 – транзистори;

R1…R6 – резистори.

Вхідні підсилювачі (ВП1…ВП16) формують прямі і інверсні значення вхідних змінних, які поступають в матрицю " І ". Для управління вхідними підсилювачами є шістнадцять входів (А1…А16). Вхідні підсилювачі побудовані на основі двох включених послідовно буферних логічних схем " І-НІ ".

Основними вузлами мікросхеми K556PT1 є матриці " І " і " АБО ", які реалізують двохрівневі логічні функції. Перший рівень ПЛМ складаеться із 48 кон’юнкторів (матриця " І "), які з’єднані за допомогою плавких ніхромових перемичок з будь-яким із шістнадцяти спільних входів через буферні схеми. В матриці " І ", реалізують кон’юнкції вхідних змінних, причому кожна вхідна змінна може входити в кон’юнкцію або прямим або інверсним значенням, або не входити зовсім. Вхідні сигнали, які появляються на вхідних шинах матриці " І ", вводяться в матрицю " АБО ", яка утворює другий логічний рівень і реалізує диз’юнкції заданих кон’юнкцій. Матриця " АБО " утворює вісім диз’юнкторів (по одному " АБО " на виході ПЛІС), кожний із яких може бути вибірково з’єднаний з будь-яким із сорока восьми кон’юнкторів.

Шини які з’єднують ці дві матриці, називають шинами кон’юнкцій і позначають Р1…Р48, а шини, які з’єднують матрицю " АБО " з вихідними каскадами, називають шинами диз’юнкцій і позначають S1…S8.

Програмуємим елементом матриці " І " є діод Шотки з плавкою ніхромовою перемичкою, а матриці " АБО " включені по схемі емітерного повторювача, п-р-п транзистор з плавкою ніхромовою перемичкою в емітері.

Вихідні каскади ВК1…ВК8 включають логічні схеми " Виключаюче АБО " і підсилювачі зчитування. Наявність на вході каскаду логічної схеми " Виключаюче АБО " дозволяє інвертувати рівень вихідного сигналу в залежності від сигналу на вході, тобто дозволяє програмувати або активний високий, або активний низький рівень вихідного сигналу. Заземлення (підключення до сигналу "О") одного із двох входів логічної схеми " Виключаюче АБО " через плавку перемичку веде до того, що активним рівнем виходу стає вихідна напруга високого рівня, а виплавлення цієї перемички веде до того що активним рівнем стає вихідна напруга низького рівня.

Підсилювачі зчитування побудовані на логічних схемах, що управляють сигналами, які поступають від матриці " АБО " і від схеми дозволу вибірки.

ПЛІС як базова програмуєма логічна матриця, в режимі обробки інформації працює наступним чином. Вхідні змінні А1…А16 через блок вхідних підсилювачів в прямому і інверсному значенні поступають на матрицю " І " де за допомогою діодів Шотки і плавких ніхромових перемичок утворюють потрібні кон’юнкції Р1…Р48, які логічно суміруються матрицею " АБО " утворюючи проміжні логічні функції S1…S8. Дані функції поступають у вихідні каскади для подальшого їх перетворення і видачі на виходи В1…В8 ПЛМ.

Умовне графічне позначення мікросхеми К556РТ1 приведено на рис. 3.3,

Рис. 3.3

де входи і виходи мікросхеми визначають:

1 – вхід програмування РП;

2…9 – входи підключення вхідних змінних А1…А8;

10…13 – виходи отриманих функцій В8…В5;

14 – спільний вихід (вихід подачі "О" В);

15…18 – виходи отриманих функцій В4…В1;

19 – вхід дозволу роботи (вибору) мікросхеми;

20…27 – входи підключення вхідних змінних А16…А9;

28 – вхід подачі джерела живлення (+5В).