Теоретическая часть. Любая информация в компьютере представляется в двоичном виде, поэтому рассмотрим запоминание и хранение элементарной порции информации - одного бита

Любая информация в компьютере представляется в двоичном виде, поэтому рассмотрим запоминание и хранение элементарной порции информации - одного бита. Электронная схема, запоминающая один бит информации, называется триггером.

Триггеры – устройства, имеющие два устойчивых состояния. Под действием управляющих сигналов они переходят из одного состояния в другое и после снятия сигналов хранят это состояние до тех пор, пока не отключено напряжение питания. Таким образом, триггер является ячейкой памяти для одного двоичного разряда, т. е. бита информации. Для понимания процессов, происходящих в триггерах, приведем схему асинхронного однотактного RS – триггера на логических элементах И-НЕ (рис. 1).

Рис. 1

Рис. 2

В обычном состоянии на входы схемы подано постоянное напряжение 1. При записи информации на один из входов подается напряжение 1. Посмотрим как работает триггер. Пусть на вход 1 (Set - установить) подан сигнал «0», на вход 2 (Reset - переставить, сбросить) - «1» (рис. 2).

На выходе из элемента 1 (И-НЕ) независимо от другого входа элемента 1 появляется «1». На входы элемента 2 подаются «1», на выходе 2 появится «0».

Рис. 3

Если на вход 1 подается сигнал «1», на вход 2 сигнал «0» (рис. 3), то на выходе 1 сигнал «1», на выходе 2 - «0».

Если на входы подать «0», то на выходах значение не изменится.

Таблица истинности RS-триггера

Вход 1 (S)	Вход 2 (R)	Выход 1 (Q)	Действие триггера
			запоминание 1
			запоминание 0
		запомненный бит	хранение бита
		неустойчивое состояние	запрещено

В библиотеке EWB триггеры представлены тремя типами: RS, JK и D, показанных на рис. 4.

Рис. 4

Назначение выводов триггеров следующее. Для всех триггеров выходы Q – прямой, Q’ – инверсный (обратный). Для RS – триггера R – установка триггера в 0, при сигнале 1 на этом входе Q=0, Q’=1; S – установка в 1, при сигнале 1 на этом входе Q=1, Q’=0; комбинация R=1, S=1 не изменяет состояние выходов и относятся к запрещенным. Для JK триггера J, K – информационные входы, > - тактовый вход; вывод сверху – асинхронная предустановка триггера в единичное состояние (Q=1) вне зависимости от состояния сигналов на входах (функционально аналогичен входу S RS триггера); вывод внизу – асинхронная предустановка триггера в нулевое состояние (так называемая очистка триггера, после которой Q’=1); наличие кружочков на изображениях выводов обозначает, что активными являются сигналы низкого уровня, а для тактового входа – что переключение триггера производится не по переднему фронту тактового импульса, а по его срезу (так чаще всего называют задний фронт импульса). Для D – триггера вход D – информационный, состояние этого входа после подачи тактового импульса запоминается триггером, т. е. при D=1 имеем Q=1, при D=0 – Q=0. Схема асинхронного RS – триггера на логических схемах приведена на рис. 5.

Рис. 5

Для понимания процессов, происходящих в триггерах, приведем схему (6) синхронного однотактного RS – триггера на логических элементах И-НЕ.

Рис. 6

Триггер имеет входы установки в 0 (R- вход, сигнал на инверсном выходе Q’=1) и 1 (S- вход, сигнал на прямом выходе Q=1). Установка триггера в 0 или 1 производится только при наличии сигнала синхронизации С=1. Возможные комбинации входных сигналов, имитирующие работу триггера в различных режимах, показаны на лицевой панели генератора слова.

Если схему триггера дополнить инвертором, то получим схему D – триггера (рис. 7), в котором состояние выхода определяется сигналом на D- входе: при D=1 – Q=1, при D=0 –Q’=1. В качестве тактового сигнала используется выход синхросигнала генератора слова.

Если в D – триггере D – вход соединить с инверсным выходом Q’, то получится T – триггер с одним тактовым С – входом.

Рис. 7

Контрольные вопросы и задания