Глоссарий. CISC (Complete Instruction Set Computer - компьютер с полным набором команд) – одна из основных архитектур команд

CISC (Complete Instruction Set Computer - компьютер с полным набором команд) – одна из основных архитектур команд, для которой характерно небольшое число используемых регистров общего назначения, большое количество машинных команд, методов адресации и форматов команд, наличие команд обработки типа регистр-память.

EPIC (Explicitly Parallel Instruction Computing) – вычисления с явным параллелизмом команд.

GDT (для МП корпорации Intel) – глобальная таблица дескрипторов, используется для хранения дескрипторов программных объектов операционной системы.

GRID системы. Название системы Grid трактуется как решетка (сеть). Имеется в виду об"единение вычислительных кластеров разных фирм в сеть, с использованием интернет-технологий. Первоначально целью такого об"единения ставилась задача повышения эффективности использования кластеров за счет их "сдачи в наем" в вечернее и ночное время фирмам, расположенных в других временных поясах (т.е. представлять вычислительные услуги кластерных систем других фирмам, для сокращения простоев оборудования в ночное и вечернее время). Но в качестве средств связи уже изначально предполагалось использование технологии HTML.

IDT (для МП корпорации Intel) – таблица дескрипторов прерывания.

LDT (для МП корпорации Intel) – локальная таблица дескрипторов, используется для хранения дескрипторов программных объектов пользовательских задач.

RISC (Reduced Instruction Set Computer - компьютер с сокращенным набором команд) – основная архитектура команд современных высокопроизводительных ЭВМ (рабочие станции, супер-ЭВМ и т.д.). Главными требованиями архитектуры RISC являются: любая операция должна выполняться за один такт; операции обработки данных реализуются только в формате регистр-регистр; обмен между регистрами и памятью выполняется только командами загрузки-записи.

TSS (для МП корпорации Intel) – сегмент состояния задачи, область памяти для сохранения основных регистров процессора при выполнении процедуры переключения задач.

Адресное пространство процессора ( пространство логических адресов, математическая память, память программы) – множество адресов, которые могут использоваться в командах процессора.

Адресные устройства памяти. В адресных устройствах памяти массив элементов хранения информации разбивается на отдельные нумерованные последовательности. Номер конкретной последовательности является ее адресом, по которому происходит обращение к памяти для записи или чтения информации.

Ассоциативная память. В ассоциативных системах памяти массив элементов хранения информации, как и в адресных системах, разбивается на отдельные последовательности, но последовательности не нумеруются. Кроме функций записи и хранения в ассоциативных системах памяти реализуются функции ассоциативного поиска информации. В простейшем случае – это поиск по совпадению входного "эталона" с частью последовательности хранимой информации. Результаты ассоциативного поиска используются в операциях чтения или записи.

Байт – количество бит, необходимое для кодирования символов в используемых стандартных кодах. В настоящее время байт – это 8 бит.

Байт SIB (scale-index-base – масштаб-индекс база) (для МП корпорации Intel) – является дополнением постбайта, определяющим компоненты базовой индексной адресации.

Битовая строка – непрерывная последовательность бит; может начинаться с любого бита в любом байте и быть длиной до 4 Гбайт (для МП корпорации Intel).

Битовое поле – непрерывная последовательность бит, в которой каждый бит рассматривается как независимая переменная. Битовое поле может начинаться с любого бита в любом байте и быть длиной до 32 бит. (для МП корпорации Intel).

Виртуальный режим 86 (для МП корпорации Intel) – разновидность формы эмуляции модели 86. Здесь нет прямой адресации памяти. Он использует механизмы защиты и виртуальной памяти. Виртуальный режим 86 устанавливается из защищенного (для запуска программ, написанных для реального режима) с возможностью возврата в защищенный режим.

Кластер – совокупность объединенных компьютеров (узлов), управляемых и используемых, как единое целое. В классической схеме при работе с приложениями все узлы разделяют внешнюю память на массиве жестких дисках. Основными целями кластера являются обеспечение:

· высокой доступности и отказоустойчивость,

· распределением нагрузки,

· повышения производительности.

Высокая доступность и отказаустойчивость обеспечивается избыточными процессорами, гарантирующими доступность при отказе отдельных серверов.

Распределение нагрузкистроится на обработке отдельных запросов и выделении для них свободных процессоров.

Повышение производительностидостигаетсяразбиением заданий на параллельно выполняемые потоки.

Линейный адрес – адрес физической памяти.

Порты ввода/вывода – программно-доступные регистры контроллеров устройств ввода/вывода. Порт ввода/вывода может быть может быть портом ввода, вывода или двунаправленным портом. Порт может служить для передачи данных или сигналов управления. Процессор синхронизирует выполнение команд ввода/вывода с работой внешней шины (интерфейса).

Постбайт – задает тип команды: регистр/регистр (r/r) или регистр/память (r/M), а также определяет режим адресации для команды типа регистр/память.

Программная модель процессора – совокупность характеристик процессора, "видимая" программистам, работающим на нижних, "машинных", уровнях программирования, например, на ассемблере.

Расположение объекта в целочисленных границах – размещение многобайтового объекта, при котором его адрес кратен размеру объекта.

Реальный режим (для МП корпорации Intel) – 16-битный режим адресации и обработки данных с прямым обращением к памяти. Режим эмулирует программную среду (модель) МП 8086 с некоторыми дополнительными возможностями, такими, как использование 32-разрядной обработки (при помощи префиксов) или переход в защищенный режим работы. При запуске или перезагрузке МП устанавливается именно реальный режим. Он используется для подготовки программной среды для работы в защищенном режиме.

Регистр состояния (флагов) – регистр, содержащий флаги, управляющие некоторыми операциями и отражающие состояние процессора. Все флаги регистра можно разбить на группы: флаги состояния, управляющие флаги, системные флаги.

Регистры общего назначения (РОНы) – набор регистров (обычно 8, 16, 32), за которыми не закреплены индивидуальные функции. Эти регистры задаются в командах короткими (от 3 до 5 разрядов) адресами и называются. Имеются и исключения, например, РОНы в МП 80х86 фирмы Intel могут задаваться и адресами, и "по умолчанию".

Режимы адресации – способы вычисления адреса обращения к памяти по компонентам (базовый адрес, индекс, смещение).

Сегментированная память – вид структурированной памяти, когда адресное пространство процессора представлено в виде набора отдельных сегментов с независимой адресацией. Максимальный объем сегмента определяется разрядностью адреса. Использование сегментов упрощает программирование, увеличивает адресное пространство процессора, но усложняет обращение к памяти.

Сегментные регистры (для МП корпорации Intel) – шесть шестнадцатиразрядных регистров, используемых процедурой трансляции сегментов при вычислении адресов обращения к физической памяти.

Системные флаги (для МП корпорации Intel) – разряды регистра состояния, управляющие вводом/выводом, маскируемыми прерываниями, отладкой, переключениями задач и работой в режиме виртуального МП 8086.

Стековая память. Стековая память – это очередь со стратегией работы "последний вошел – первый вышел". Стековая память обычно реализуется на основе обычной линейной адресной памяти с использованием специального регистра – указателя стека (SP). Для стековой памяти определены две операции: занесение в стек и удаление из стека:

· POP A – восстановить (выбрать) данные из стека в А, где А – регистр или ячейка памяти.

· PUCH А – поместить в стек А, где А – непосредственный операнд, регистр или ячейка памяти;

Строка – непрерывная последовательность байт, слов или двойных слов длиной до 4 Гбайт (для МП корпорации Intel).

Счетчик команд (указатель команд) – устройство, вычисляющее адрес следующий команды.

Трансляция сегментов – процедура вычисления линейного адреса (адреса обращения к памяти) по базовому адресу сегмента и адресу, заданному в команде (или счетчиком команд).

Управляющий флаг DF (для МП корпорации Intel) – разряд регистра состояния, определяющий порядок выполнен.ия операций со строками. Непосредственно управляет счетчиком. При DF=0 – счетчик инкрементируется, иначе – декрементируется.

Флаги состояния (для МП корпорации Intel) – разряды регистра состояния, фиксирующие признаки результатов выполнения команд арифметических и логических операций, включая операцию тестирования. Используются в командах условных передач управления

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ

1. Организация ЭВМ, 5-е изд./К. Хамахер, З.Вранешич, С.Заки, – СПб. Питер; Киев: Издательская группа BHV, 2003.– 848с.:ил. – (Серия "классика computer science").

2. Цилькер Б.Я., Орлов С.А. Организация ЭВМ и систем – СПб: Питер, 2004 – 668c: ил.

3. Гук М., Юров В.Г93 Процессоры Pentium 4, Athlon и Duron. – СПб. Питер. 2001г. – 512 с. ил.

4. Трусфус В.М. Архитектура ЭВМ. Встроенные средства защиты информации в МП Intel: Учебное пособие / Казань: Из-во Казан. Гос.техн.ун-та 2002. 76 с.

5. Трусфус В,М., Хафизова А.Ш., Семенов Е.Г. Архитектура ЭВМ. Процессоры корпорации Intel с динамическим выполнением команд: Учебное пособие. Казань. Изд-во Казан. Гос. техн. ун-та, 2004 104с.

6. Гук М. Г93 Процессоры Pentium II, Pentium Pro и просто Pentium – СПб. ЗАО "Издательство " Питер" 1999.– 288 с. ил.

7. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов.– 3-е изд. перераб. и доп.– М.: Энергоатомиздат, 1991.

8. Библиотека программиста. i486^тм микропроцессор. В 2-х кн., АО "ИВК-СОФТ", Москва, 1993.

9. Малые ЭВМ и их применение, под ред. Б.Н. Наумова, М., Статистика, 1980.

10. Г.Леви, Р.Экхауз. Архитектура и программирование ЭВМ VAX-11. Пер.с анг. H.Levy, R. Eckhcuse. "Computer Programming and Architecture The VAX-11" USA Digital Press 1980. Всесоюзный центр переводов научно-технической литературы и документации. Перевод № Д-56054. Переводчик В.В. Родионов, 29.03.1982.