Студопедия.Орг Главная | Случайная страница | Контакты | Мы поможем в написании вашей работы!  
 

Использование встроенной кэш-памяти



Существенным отличием МП i486 от более ранних моделей серии, повлиявшим на протоколы локального интерфейса, является появление в корпусе МП, кроме процессора операций с плавающей запятой, встроенного блока локальной кэш-памяти команд и данных на 8Кб.

Размер блока (строки) кэш-памяти – 16 байт. При этом в МП i486 сохранен 16-байтовый буфер кодовой строки. Команды на регистр команд так же, как и в МП i80386, выбираются из этого буфера со сдвигом содержимого и освобождением его младших разрядов. Но после освобождения четырех младших байт этого буфера формируется запрос не к оперативной памяти, а к кэш-памяти. Внутренний запрос Z формируется только при кэш-промахах, как при обращении к данным, так и при выборке строчки кода.

В МП i486 используется кэш-память со сквозной записью. Этим определяется размер передачи данных в операциях записи – два двойных слова(4 байта). Но при обновлении строчки кэш-памяти – выбирается вся строчка в 16 байт (128 бит).

Кроме обращений к оперативной памяти, процессор может производить обмен данными через локальный интерфейс и конверторы шин расширения с другими устройствами. В общем случае возможны запросы процессора на передачи данных от одного до 16 байт.

Шина данных в МП i486 осталась 32-разрядной. Для передачи 16 байт, даже при использовании памяти, обеспечивающей самый короткий двухтактовый цикл передачи, потребуется последовательность из четырех обычных циклов передачи.

Конвейерная передача адреса здесь проблему не решает.

Организации пакетных циклов

В МП i486 используется пакетная передача данных (пакетный цикл передачи). При пакетной передаче в первом такте цикла передается адрес, а в следующих тактах – данные.

При этом, в первом такте процессор (или другой задатчик) выставляет адрес данных на шине адреса (30 линий адреса А31 – А2) и сигналы выбора байтов:BE3#, BE2#, BE1#, BE0#. Адрес стробируется сигналом использования адреса (ADS# ). В последующих тактах передаются байты данных, стробируемые контроллером памяти сигналами готовности (BREADY#).





Дата публикования: 2014-11-03; Прочитано: 236 | Нарушение авторского права страницы | Мы поможем в написании вашей работы!



studopedia.org - Студопедия.Орг - 2014-2024 год. Студопедия не является автором материалов, которые размещены. Но предоставляет возможность бесплатного использования (0.006 с)...